搜索资源列表
PS2Key
- SMC1602A(16*2)模拟口线接线方式 连接线图: --------------------------------------------------- |LCM-----51 | LCM-----51 | LCM------51 | --------------------------------------------------| |DB0-----P0.0 | DB4-----P0.4 | RW-------P2.5 | |DB1-----P0
cic3_decimator
- 积分梳状滤波器，CIC设计，三级CIC抽取器实例：cic3_decimator.V module cic3_decimator(clk, x_in, y_out)-cic
dds1111
- dds，用fpag实现的。 通过da输出。要把握clk。-dds
R-Opt-Lin-Kernighan
- Lin-Kernighan的R-Opt算法。主要思想是CLK，小规模的TSP可以在很短的时间内都到最优解。-Lin-Kernighan algorithm for the R-Opt. The main idea is CLK, small-scale TSP can be in a very short period of time have gone to the optimal solution.
CLK
- clock system clock system
clk
- it,s a program for digital clock in c
clk
- 用MATLAB编写的时钟，希望对感兴趣的人有用-a clock code with matlab , hope useful to the one interested~
sine
- 正弦信号发生器的设计,正弦信号发生器的结构由3 部分组成。数据计数器或地址发生器、数据ROM 和D/A。性能良好的正弦信号发生器的设计要求此3 部分具有高速性能，且数据ROM 在高速条件下，占用最少的逻辑资源，设计流程最便捷，波形数据获最方便。下图是此信号发生器结构图，顶层文件SINGT.VHD 在FPGA 中实现，包含2 个部分：ROM 的地址信号发生器，由5 位计数器担任，和正弦数据ROM，拒此，ROM由LPM_ROM模块构成能达到最优设计，LPM_ROM底层是FPGA中的EAB或ESB等。