CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 数值算法/人工智能 matlab例程 搜索资源 - FPGA VHDL

搜索资源列表

  1. Application_in_FPGA_design_of_Matlab_simulink

    0下载:
  2. 分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点, 然后结合FSK 信号的产生原理,给出了如何利用DSP Builder 模块库建立FSK 信号发生器模 型,以及对FSK 信号发生器模型进行算法级仿真和生成VHDL 语言的方法,并在modelsim 中对FSK 信号发生器进行RTL 级仿真,最后介绍了在FPGA 芯片中实现FSK 信号发生器的设 计方法。
  3. 所属分类:matlab例程

    • 发布日期:2008-10-13
    • 文件大小:275857
    • 提供者:普林斯
  1. cic

    0下载:
  2. 五阶CIC梳状积分滤波器,可以综合,非常有参考价值-Fifth-order CIC points comb filter, can be integrated and very useful
  3. 所属分类:matlab

    • 发布日期:2017-03-24
    • 文件大小:760961
    • 提供者:shirley
  1. cnv_encd

    0下载:
  2. 程序来自《现代通信系统-使用matlab》英文版 已经调通!并加上了注释。 希望对大家有帮助1-fpga
  3. 所属分类:matlab

    • 发布日期:2017-03-29
    • 文件大小:924
    • 提供者:李德知
  1. bin2deci

    0下载:
  2. 程序来自《现代通信系统-使用matlab》英文版 已经调通!并加上了注释。 希望对大家有帮助4-fpga
  3. 所属分类:matlab

    • 发布日期:2017-04-02
    • 文件大小:1687
    • 提供者:李德知
  1. 89346497fpga-example2

    1下载:
  2. 于毕业设计与论文以及做课题用-MSK Simulink simulation program for the design and graduation thesis topic, and making use -Design and graduation thesis, as well as issues to do with-MSK Simulink simulation program -于毕业设计与论文以及做课题用-MSK Simulink simulation program for
  3. 所属分类:matlab

    • 发布日期:2017-04-07
    • 文件大小:618926
    • 提供者:yujiao
  1. Rocket

    0下载:
  2. 很好的高速口的设计资料,很好的高速口的设计资料 很好的高速口的设计资料-In design of large-scale access convergence router(hereafter referred to ACR) forwarding engine, the Xilinx Virtex-4 FPGA!s RocketI/O r multi-gigabit transceiver is used to satisfy the need of high speed and st
  3. 所属分类:matlab

    • 发布日期:2017-03-26
    • 文件大小:272244
    • 提供者:guoguo
  1. xiaosong-fpga

    0下载:
  2. FIR数字滤波,亲自测试,都是源码,希望可以帮到大家,谢谢,谢谢!大家要好好学习呀,学习好VHDL(FIR digital filter, personally tested, are source code, and I hope to help you, thank you, thank you! We should study hard, good study, VHDL)
  3. 所属分类:matlab例程

    • 发布日期:2017-12-26
    • 文件大小:6714368
    • 提供者:dasdsadas
  1. SV

    0下载:
  2. 基于dspbuilder的svpwm仿真,可以直接转化为VHDL程序,加载到FPGA中使用(SVPWM simulation based on dspbuilder, can be directly converted to VHDL program, loaded into the use of FPGA)
  3. 所属分类:matlab例程

    • 发布日期:2018-01-05
    • 文件大小:13312
    • 提供者:灵萱uiq
搜珍网 www.dssz.com