用Altera公司的QuartusII编写的电子钟程序，可以下载至开发板，实现一个智能数字钟功能，计时，校时，闹钟，跑表等功能，也可用于学习verilog HDL语言与数字逻辑

这是一个电子钟程序，采用VHDL开发，在altera的FPGA板上实现。-clock VHDL altera FPGA

比较流行的数字电子钟，完全基于软件实现的效果，不依赖任何位图资源，可以设置背景和前景色，通过本程序你还将学到更多有用的知识点。本程序在Vc++6.0下编译通过-The more popular digital electronic clock, fully software-based effects, does not depend on any bitmap resource, can set the background and foreground colors, through thi