搜索资源列表
CPU_use
- 使用VHDL语言编写的简单8位流水线CPU 它有六级流水功能，通过仿真 可以下载到实验箱，也有波形仿真-use VHDL to prepare a simple eight pipelined CPU it has six functional water, Simulation experiments can be downloaded to the box, a waveform simulation
32_bit_cpu
- 两条5级的并行流水线，乘法器还有一个简单的中断系统（带一个中断管理的‘操作系统’吧），再加上一个编译器。 主要是说明一下CPU的设计方法，还有一些简单的模块例如加法器，乘法器
cpudesheji
- CPUname是RISC处理器，采用普林斯顿体系结构，CPU与数据存储器间的通信使用Load/Store指令实现，数据存储采取统一的32位字长格式，32位定长指令，地址指令格式。使用专用数据通路结构，四级流水线，分为取指及译码，取数，运算，回写四步，拥有相关专用通路以解决数据相关问题,对跳转指令应用分支预测技术，使其不影响流水。-CPUname is a RISC processor, using the Princeton architecture, CPU and data memory,
mips-cpu
- 一个组成原理的课程设计，完成一个流水线MIPS CPU的设计，有详细的说明及其代码，实测可用-a project about the design of MIPS CPU
pipelined-CPU
- 流水线CPU的设计，计算机组成原理与系统结构的实验做的-The design of the pipelined CPU
RISC-CPU-
- 用VHDL语言实现32位CPU的各种运算功能，熟悉32位CPU各模块的工作原理，熟悉流水线数据通路和控制单元的工作原理从而熟悉CPU的工作机理。-Mac circuit realization
CPU-
- 五级流水线CPU实现（带Hazard），还没来得及实现Cache求高人指教-pipeline CPU with Hazard