搜索资源列表
Verilog HDL教程
- Verilog HDL教程,一本学习Verilog HDL的好书。
verilog_vga
- 用verilog HDL 语言写的在显示器上显示图案的源程序-with Verilog HDL language written on display in the pattern of the source
usb_funct
- USB接口的VHDL源码，支持Verilog HDL程序-USB VHDL source code, supports Verilog HDL procedures
pwm_VerilogHDLV1.1
- 本软件在CPLD上实现数字PWM控制，用Verilog HDL语言编写，在MAX ＰＬＵＳ ＩＩ调试成功，可用-the software on the CPLD digital PWM control, using Verilog HDL language, MAX PLUS II in debugging success can be
fifo_ver_131
- fifo verilog hdl 源程序-fifo verilog hdl source
DE2_Top
- 一个经过DE2板验证的数字移相信号发生器的HDL原代码!曾经能够获奖的,工程设计的好东西!
crc
- 循环冗余校验，crc_16,主要运用在数字通信系统。用verilog HDL编写
chap3
- adder4 hdl ok in Quartus II 5.1
clock
- 用Verilog HDL写的数字时钟,已经在开发板上验证过的,绝对原创,使用数码管进行显示!
traffic
- 本程序实现了一个十字路口的交通灯信号系统。在设计过程中借助硬件描述语言verilog hdl的强大行为级描述能力直接进行系统级描述。
trafficlight
- 次程序为用VRILOG HDL 编写的交通灯控制程序
Verilog_HDL
- Verilog HDL入门,学习的最好参考资料，可以极短的时间内学会
Quartus+II+++ModelSim+SE+++后仿真+++库文件.rar
- Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
卷积编码的verilog hdl源代码
- （219）卷积编码的verilog hdl源代码
speech
- 用verilog HDL实现自相关算法！ RTL级可综合代码！ 通过modelsim5.6仿真和quartusii7.1综合！-Verilog HDL using auto-correlation algorithm to achieve! RTL-level code can be integrated! Through simulation and modelsim5.6 integrated quartusii7.1!
Wang-Jinming-Verilog-HDL--program
- 王金明：《Verilog HDL 程序设计教程》程序，对于初学者来说很嗨，代码很多，从简到难-Wang Jinming Verilog HDL programming tutorial program
ug623Libraries-Guide-for-HDL-Designs
- Xilinx 官方 HDL 设计库指导，FPGA设计人员的好帮手-Xilinx HDL design library official guidance, FPGA designers a good helper
A > B gate Verilog HDL
- Just a Code to help with Verilog HDL
Verilog-HDL
- 本课程设计在EDA开发平台上利用Verilog HDL语言设计数控分频器电路，利用数控分频的原理设计乐曲硬件演奏电路，并定制LPM-ROM存储音乐数据，-This course is designed to take advantage of the EDA Verilog HDL language development platform NC divider circuit design, the use of CNC dividing principles music playing ha
《Verilog HDL设计与实战》配套代码（2）
- 《Verilog HDL设计与实战》配套代码 (2)("Verilog HDL design and actual combat" matching code (2))