搜索资源列表
-
1下载：
multiplier and divider verilog codes,multiplier and divider verilog codes
-
-
0下载：
基4-FFT蝶形单元实现，按照FPGA内部的乘法器功能编写的-4-FFT butterfly-based unit to achieve, in accordance with the internal FPGA multiplier feature prepared
-
-
0下载：
Explain the very good teaching Ve
failed to translate
miller overall lack of success of
verilog language miller decoding
Miller verilog language decoder o
4 Multiplier VHDL language design
DRAM Controller verilog file
-
-
0下载：
第一章到第五章的代码
本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例
-
-
0下载：
verilog 三分频 分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如altera 的PLL，Xilinx的DLL.来进行时钟的分频，倍频以及相移。-verilog-third of the frequency divider is a FPGA design, very high frequency of use, one of the basic design, although most of the designs in
-
-
0下载：
verilog 写的工程，是个基于流水线的乘法器-verilog write the works, is based on a pipelined multiplier
-
-
0下载：
Serial parallel multiplier verilog design source code
-
-
1下载：
这是一个32位乘法器，是用verilog写的，比较详细-32*32 multiplier
-
-
1下载：
包含32为乘法器的设计，用verilog语言实现，包括booth编码的实现，booth乘法器的实现，3_2压缩器的实现，4_2压缩器的实现，华伦斯树的实现，以及两个testbench文件用于测试。-Contains 32 multiplier design, verilog language, including booth encoding implementations, booth multiplier implementations, 3_2 compressor implementat
-
-
1下载：
新型32位booth乘法器的实现,使用verilog的一种新型乘法器改进实现-The new 32 booth multiplier implementations
-
-
0下载：
Bit serial Multiplier
-
