搜索资源列表
Quartus+II+++ModelSim+SE+++后仿真+++库文件.rar
- Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
speech
- 用verilog HDL实现自相关算法！ RTL级可综合代码！ 通过modelsim5.6仿真和quartusii7.1综合！-Verilog HDL using auto-correlation algorithm to achieve! RTL-level code can be integrated! Through simulation and modelsim5.6 integrated quartusii7.1!
Chapter1-5
- 第一章到第五章的代码 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例
Examples-from-Verilog-HDL
- 国外经典verilog代码，非常适合初学者自学，同时有些概念老手也可以仔细琢磨琢磨-Foreign classic verilog code, very suitable for beginners self-study, while some of the concept of a veteran can also be carefully pondering pondering. .
hdb3
- 该代码使用Verilog HDL语言编写的，能够对HDB3码进行编译，该文件是完整的，可以直接在ISE软件上运行-Compile the code using Verilog HDL language, HDB3 code, the file is complete, you can run directly in the ISE software
Verilog-HDL
- 关于VOLOG的学习资料，从基础学起,简单代码分析-VHDL study
FIFO
- 是用verilog HDL写的基于FIFO的串口发送机的设计，很详细的代码，很值得学习，已经验证通过-With verilog HDL based on FIFO serial transmitter design, write code, it is worth learning, has been verified by.
Wang-Jinming-Verilog-HDL--program
- 王金明：《Verilog HDL 程序设计教程》程序，对于初学者来说很嗨，代码很多，从简到难-Wang Jinming Verilog HDL programming tutorial program
Ch3
- 《Modelsim电子系统分析及仿真》配盘第三章，全部为verilog HDL代码-" Modelsim electronic system analysis and simulation" with the second chapter of the disk, all for verilog HDL code
Ch4
- 《Modelsim电子系统分析及仿真》配盘第四章，全部为verilog HDL代码-" Modelsim electronic system analysis and simulation" with the fourth chapter of the disc, all for verilog HDL code
Ch5
- 《Modelsim电子系统分析及仿真》配盘第5章，全部为verilog HDL代码-" Modelsim electronic systems analysis and simulation with disk Chapter 5, all verilog HDL code
Ch6
- 《Modelsim电子系统分析及仿真》配盘第六章，全部为verilog HDL代码-" Modelsim electronic system analysis and simulation, with the sixth chapter of the disk, all verilog HDL code
Ch7
- 《Modelsim电子系统分析及仿真》配盘第七章，全部为verilog HDL代码-The Modelsim electronic system analysis and simulation with Chapter VII of the disk, all of Verilog HDL code
clk_generator
- 基于Verilog HDL的任意分频代码，由本人原创，可实现0.000001Hz的步进，跟网络上的大部分简单地分频不一样！-Devicetor descr ipted by Verilog，can reach 0.0000001Hz！
alu16
- 16位运算器，用实例化模块链接，是采用Verilog hdl编程，是实现fpga的代码-16-bit arithmetic unit, with links to instantiate module is using Verilog hdl programming, is to achieve the fpga code
sn74181
- 4位运算器采用sn74181，是采用Verilog hdl编程，是实现fpga的代码，实现了其模块的48种功能，-4 operator uses sn74181, is the use of Verilog hdl programming, is to achieve the fpga code, achieved its module 48 kinds of functions,
OV7725_i2c_timing_ctrl
- iic接口verilog HDL代码，经过测试验证，在OV7725控制接口上验证- //i2c interface output i2c_sclk, //i2c clock inout i2c_sdat, //i2c data for bidirection //user interface input [7:0] i2c_config_size, //i2c config data counte output reg [7:0] i2c
ADconversion
- Veriloghdl 代码使用ADC0809来进行ad转换，使用verilog hdl程序来进行ad转化-Veriloghdl ad code uses ADC0809 to convert, using the verilog hdl program to ad conversion
《Verilog HDL设计与实战》配套代码（2）
- 《Verilog HDL设计与实战》配套代码 (2)("Verilog HDL design and actual combat" matching code (2))