CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 其它 搜索资源 - vhdl A/D D/A

搜索资源列表

  1. ad_s_machine

    0下载:
  2. 用VHDL实现A/D转换的状态机的控制,所用的开发软件是QUATTUS6.0-using VHDL A / D conversion of the state machine control, used in the development of software is QUATTUS6.0
  3. 所属分类:中间件编程

    • 发布日期:2008-10-13
    • 文件大小:166462
    • 提供者:吴林煌
  1. 1_4

    0下载:
  2. 一对四分用器的VHDL源码,(输入:D ,输出: Y3 Y2 Y1 Y0,另有两个输入控制端S1与S0控制输出选择)-tended to a quarter of VHDL source code, (Input : D, output : Y3 Y2 Y1 Y0. otherwise control the importation of two-S1 and S0 output control options)
  3. 所属分类:编译器/词法分析

    • 发布日期:2008-10-13
    • 文件大小:1180
    • 提供者:范文晓
  1. shuma

    0下载:
  2. 7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是2进制的,所以输出表达都是16进制的,为了满足16进制数的译码显示,最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计,输出信号LED7S的7位分别接如图6-1数码管的7个段,高位在左,低位在右。例如当LED7S输出为 \"1101101\" 时,数码管的7个段:g、f、e、d、c、b、a分
  3. 所属分类:编译器/词法分析

    • 发布日期:2008-10-13
    • 文件大小:206096
    • 提供者:张龙
  1. AD7982

    0下载:
  2. DSP并行读取串行接口A/D芯片的VHDL接口程序,VHDL Interface Program between DSP (parrel interface) and AD7982 (Serial interface)
  3. 所属分类:并行运算

  1. l7

    0下载:
  2. 使用VHDL语言编写的简易数字存储示波器,用MAX+PlusII仿真验证。VHDL编写了采样、存储写、存储读和显示4个模块。采样使用ADC0809,存储器使用6264,显示使用DAC0832。-The design of the chip as a high-speed signal ADC0809 the A / D converter, SRAM6264 memory for data storage after sampling, DAC0832 chip as a signal of D
  3. 所属分类:assembly language

    • 发布日期:2017-03-31
    • 文件大小:148819
    • 提供者:统一
  1. vhdl

    0下载:
  2. 由两个与门和一个或非门构成的电路,其中A、B、C、D是输入,F是输出。-Two AND gates and a NOR gate circuit constituted, in which A, B, C, D is the input, F is the output.
  3. 所属分类:Compiler program

    • 发布日期:2017-03-30
    • 文件大小:125941
    • 提供者:jyhmijack
  1. 8.5-TLC5510

    0下载:
  2. TLC5510 VHDL控制程序:基于VHDL语言,实现对高速A/D器件TLC5510控制-The TLC5510 VHDL control procedures: TLC5510 control of high-speed A/D devices based on VHDL
  3. 所属分类:MPI

    • 发布日期:2017-12-02
    • 文件大小:3195
    • 提供者:jack
搜珍网 www.dssz.com