搜索资源列表
clock
- EDA 数字钟实现文件 能够实现计时,闹钟,校时功能 -EDA digital clock time to achieve the realization of paper, alarm clock, school functions
54259
- 在EDA中， 用VHDL语言做的电子万年历，有全套的代码还有仿真-In EDA, the use of VHDL language to the electronic calendar, there is a full set of simulation code
second
- 上传个EDA得VHDL语言编程得秒计时器，希望对大家能有所帮助 谢谢了-From months EDA was VHDL language programming a second timer, I hope all of you can help I would like to thank the
EDA
- 十进制计算机，实现十进制计数功能，简单可靠-vhdl
00
- 利用EDA技术与VHDL语言设计音乐硬件演奏电路-The use of EDA hardware technology design music performance circuit
1[1]
- 设计并调试好一个由两个4 位二进制并行加法器级联而成的8 位二进制并行加法器，并 用GW48-CK EDA 实验开发系统（拟采用的实验芯片的型号为EPF10K10LC84-3）进行硬件 验证。-vhdl
UART_RS232(VHDL)
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是：串口处于全双工工作状
test
- EDA技术与VHDL在系统编程实验PPT,仅供大家学习参考.-EDA technology and VHDL the system programming experiments PPT, we only learn the reference.
VHDL
- 一些课程设计代码，EDA-VHDL的，希望对课程设计的同学有帮助。-Some curriculum design code, EDA-VHDL, we hope to help students curriculum design.
EDA-VHDL-30S
- 关于EDA的篮球计分器30秒倒计时VHDL程序设计-About EDA basketball scoring device countdown 30 seconds VHDL Design
VHDL
- 里面有微机的（关于数据字符的存储）、EDA、还有时钟电路的一些代码-Some code inside the computer (for the character data storage), EDA, as well as the clock circuit
EDA
- EDA实验程序：60进制，数字钟 ，表决器 包括VHDL语言和图的连线-EDA experimental procedure: 60 binary, digital clock, voting Including connection VHDL language and graphs