搜索资源列表
sdgshjd
- 数字系统设计这是有关的相关源代码，有简易CPU 除法器、计数器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高优先级编码器8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使 BR> ... -Digital System Design This is the underlying source code, a simple C
cuda-memcheck-handbook-4.0cn
- CUDA调试工具cuda-gdb，包含一个可以在CUDA中检测和调试内存错误的内存检查特性。该文档描述了这个名为cuda-memcheck的工具与它的功能。 NVIDIA用它强大的cuda-gdb硬件调试器简化了CUDA程序错误的调试。然而，每个程序员总会遇到难以检测到的内存相关错误，并花大量时间去调试。当处理上千条线程时，内存相关的错误的数量会明显增加。cuda-memcheck就是设计用来检测你的CUDA程序中这种内存存取错误的工具。-CUDA debugging tool cud
Countdown
- 倒计时程序设计，可以设计一个定时器，来控制定时的时间，课以加入劲爆设备-Countdown programming
Xilinx
- 基于spartan V5的FPGA 分频器设计-Spartan V5 FPGA-based crossover design
multi2sim-4.1.tar
- Multi2Sim CPU-GPU 仿真器, 4.1版本 基于Linux的版本。可以用GNU make编译。 可以设计自己的CPU或者CPU-GPU架构，然后仿真。-Multi2Sim CPU-GPU Simulator. Version 4.1
32bit_multiply
- 包含32为乘法器的设计，用verilog语言实现，包括booth编码的实现，booth乘法器的实现，3_2压缩器的实现，4_2压缩器的实现，华伦斯树的实现，以及两个testbench文件用于测试。-Contains 32 multiplier design, verilog language, including booth encoding implementations, booth multiplier implementations, 3_2 compressor implementat
红色杂志风格设计平面设计师求职竞聘简历PPT模板
- 高精度计时器h和cpp文件 使用非常简单真的好(High precision timers h and CPP files are very simple and really good)