搜索资源列表
controller
- MIPS处理器的控制verilog代码，可综合，可仿真，属硬件描述语言，集成电路设计代码
floatmul
- 采用VERILOG 语言进行设计 实现32位浮点数乘法运算 结果已经验证过 放心使用
40fpga
- 40个FPGA开发的简单实例，让初学者很好的入门。里面都有详细的程序设计思想说明。-You can use the verilog to realize a counter.
CIC_fir-Verilog
- 本程序是一个CIC滤波器设计，有助于初学者对滤波器设计设计有一个初步的了解-CIC fir
pipeline
- 一个流水线设计提高FPGA运行主频的实例-a pipeline demo for FPGA written with verilog
32bit_multiply
- 包含32为乘法器的设计，用verilog语言实现，包括booth编码的实现，booth乘法器的实现，3_2压缩器的实现，4_2压缩器的实现，华伦斯树的实现，以及两个testbench文件用于测试。-Contains 32 multiplier design, verilog language, including booth encoding implementations, booth multiplier implementations, 3_2 compressor implementat
code
- 数字脉冲检测序列设计与实现，利用verilog语言进行编码与设计，实现脉冲检测，并进行后端设计。-Digital pulse detection sequence design and implementation, use verilog language coding and design, implementation pulse detection, and back-end design.
m_cycle_mips
- verilog设计的5状态多周期mips -multiple cycle mips CPU design of Verilog