搜索资源列表
VHDL_clock
- 数字钟 实现时、分、秒的显示和定时闹铃、整点报时等功能。
clock
- 基于EDA实验的数字钟，实现的功能有报时和清零，属于比较简单的程序。仅供参考！-failed to translate
VHDLdigitalclocktimer.
- 用VHDL语言编写的数字钟程序，可以实现计时功能，且具有整点报时功能，能够实现时、分、秒的十进制显示。-With VHDL language，it can realize the function of digital clock timer.
Digital-Clock-verilog-
- 数字钟的实现，有时分秒，有闹钟模式，通过手动校准时分秒-Digital clock implementations, sometimes every minute, alarm clock mode, manual calibration Minutes