搜索资源列表
jaq
- /* 本程序实现的功能: 显示系统时间和日期 该程序主要操作是: 使用了dos的系统调用功能,输入大小写D显示系统当前日期,当输入大小写T输出当前系统时间,当输入大小写Q退出程序,当输入其他字符时,提示错误 。 主要算法:将系统时间及日期转化成字符显示,通过堆栈来排序显示,同时涉及到 坐标位置设置的转换。时间和日期的显示都只调用了一个(函数)compute,避免了代码的冗余,尽量做到简洁,同时当一次操作过后,程序处于等待状态,以进行下一次操作,而非自动退出。该程序显示时间时多次调
1_061113094023
- 一、任务 设计并制作一台出租车计价器。 二、要求 1 、基本要求 (1 )不同情况具有不同的收费标准。 l 白天 l 晚上 l 途中等待(>10min 开始收费) (2 )能进行手动修改单价 (3 )具有数据的复位功能 (4 )IO 口分配的简易要求 l 距离检测使用霍尔开关A44E l 白天/晚上收费标准的转换开关 l 数据的清零开关 l 单价的调整(最好使用 +和 -按键) (5 )数据输出(采用LCM103 ) l 单价
VHDL语言100例(普通下载)
- VHDL语言100例 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19
FPGA-and-TDC-GPl
- 对高精度短距离测量的需要,以现场可编程门阵列(FPGA)为控制核心,采用高精度时间数字 转换芯片TDC—GPl和433 MHz超再生射频发射、接收模块,设计了一种高精度的到达时间差(TDOA)测距 系统。该测距系统由发射节点与接收节点组成,其中发射节点由FPGA控制433 MHz超再生射频信号与 超声波信号的同步实时发射;接收节点将接收的射频信号与超声波信号,经过TDC.GPl进行TDOA测量, 并由FPGA完成对TDC—GPl的测量参数配置、测量结果读取及串口上传到上位机。该测