搜索资源列表
ttyscz
- 运用vhdl语言编程,是数字逻辑中的电子钟!各模块及源代码都有,适合电信同学使用!
LCD_VHDL
- 液晶模块输出VHDL程序 程序实现的功能是标准的16×2字符型液晶模块上显示字符串-LCD module output VHDL procedures to achieve the function of the procedure is a standard 16 × 2 character LCD module to display the string
FSK
- 用matlab7.0软件对通信信号进行调制数字通信系统通信系统调制解调(PL_FSK)VHDL建模,包括发送和接受模块PL_FSK-good
BUJINDIANJI
- 步进电机控制模块，步进电机控制模块。VHDL描写的步进电机控制模块-Stepper motor control module, stepper motor control module. VHDL descr iption of the stepper motor control module
63535312DCTofJPEG
- 用verilog代码实现JPEG压缩编码过程中的DCT模块，用移位加法实现了乘法-Verilog code using JPEG compression encoding process to achieve the DCT module, with the shift to achieve the multiplication addition
Chapter1-5
- 第一章到第五章的代码 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例
IFFT
- OFDM中的IFFF模块实现，基于verilog实现，通过验证-OFDM module in IFFF