搜索资源列表
ip_09_05
- 产生L＝31的GOLD序列，它由两个移位寄存器输出的模2相加而产生-have L = 31 GOLD sequence, which consists of two shift register output mode and have a combined total of 2
C_9
- 100个经典vhdl编程实例， 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器...... -100 vhdl classical programmi
m_sequence
- matlab生成m序列的函数 原来那个效率太低，主要是因为实际应用并不需要生成太长的m序列，加入了需求长度，能有效减少运行时间。25级的移位寄存器，运行了一个小时都没有出来一周期，我仅仅需要三千bit而已。改进版：
VHDL语言100例(普通下载)
- VHDL语言100例 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19
ip_09_05
- 产生L=31的Cold序列，由两个移位寄存器输出的模2加而产生
lfsr
- 用VerilogHDL编写的lfsr移位寄存器，可以综合。-Lfsr prepared with VerilogHDL shift register, can be summarized.
matlab
- 产生L=31的gold序列，由两个移位寄存器输出的模加2而得。-Gold series produced by L=31, is composed of two modules and shift register output.
Untitled
- 使用移位寄存器产生M序列，生成后的M序列可以应用到其他代码中。-M generated using a shift register sequence, M sequence generation later be applied to other code.
PNcode
- 伪随机序列产生代码，使用线性移位寄存器的形式原理来产生-Pseudo-random sequence generation code, use the form principle of linear shift register to generate