搜索资源列表
256点FFT源代码
- 256点FFT IP核。包括16bit和8bit两种精度和C、VHDL、Verilog三种语言的多版本、多精度的IP核
512点FFT
- 512点FFT IP核。包括C、VHDL和Verilog三种语言版本，8bit与16bit两种精度。
lizi
- 王金明编著的数字系统设计关于另外一种通用硬件描述语言书上的所有例子-Wang Jinming edited the " Digital System Design and Verilog HDL" book on all the examples
Wireless_Communication_design_of_fpga-source_code.
- 书籍“无线通信fpga设计”里的源代码实例，里面有verilog和MATLAB两种语言实例-Books " wireless communications fpga design" in the source code examples, there are two languages verilog and MATLAB examples
VGA_LCD
- 这个是VGA显示的硬件电路设计，是用Verilog HDL语言写的，供给硬件电路设计者们去用-This is a VGA display hardware circuit design, is written in Verilog HDL language, the supply of hardware circuit designers to use
sva_labs_public
- system verilog这是一本关于verilog编程语言的教程,对学习verilog语言有帮助-system verilog
Chapter1-5
- 第一章到第五章的代码 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例
qq5
- Verilog语言练习与讲解(中文) -Verilog language practice and explain (in Chinese) Verilog language practice and explain (in Chinese)
full_add
- 这个是用verilog语言写的一个全加器的程序-This is to use verilog language to write a full adder program
my38decoder
- 这个是用verilog语言写的一个38译码器的程序，在DE2最小系统板里验证过 -This is to use verilog language is written a and decoder program, in DE2 minimum system board validated
led_decoder
- 这个是用verilog语言写的一个点亮LED灯的程序，在DE2最小系统板里验证过-This is to use verilog language written by a light LED lights program, in DE2 minimum system board validated
CooperativeCommunication
- 1. 研究空时分组码的编译码原理及算法； 2. 研究了几种不同的协作分集系统模型和协作分集协议； 3. 将空时分组码编译码器与协同通信用硬件描述语言Verilog实现，并在ISE集成环境中综合仿真，结果正确后下载到FPGA电路板上； 4. 用示波器观察输出数据是否正确，验证空时分组码协同通信的性能。 -1. Decoding Principles of space-time block codes and algorithms 2. Study several differen
AXI_MIG
- ISE生成的AXI接口的MIG，内存控制器，语言：verilog-ISE generated the AXI interface MIG, memory controller, language: verilog
verilog-book
- 非常适合初学者的一本入门级的verilog硬件描述语言参考书。-Very suitable for beginners an entry-level verilog hardware descr iption language reference books.
20140431
- 这是关于fallow滤波器的设计，设计平台为FPGA，使用verilog语言，希望对使用者能用帮助-This is the fallow filter design, design platform FPGA, using verilog language, and I hope to be able to help users
OFDM-based-on-FPGA
- 用FPGA实现OFDM系统，硬件语言为Verilog，环境为xilinx，详细介绍了接收机和发射机各个模块的源代码-OFDM system with a FPGA implementation, hardware language Verilog, environment xilinx, details of receiver and transmitter modules source code
Digital-signal-process-of-PFGA
- 数字信号处理 包括滤波器IIR FIR CORDIC的FPGA实现 资料中是VHDL语言 相应的配套包verilog程序-Digital signal processing includes a filter IIR FIR CORDIC on FPGA is VHDL language data corresponding supporting package verilog program
uart_tr(3)
- uart_tr 异步串口通信主机 使用verilog HDL语言编写-uart_tr the host of the uart
t2_hpc
- 通过调用ddr2控制器，实现数据搬运功能，Verilog语言-ddr2 controller data handling capabilities