基于CPLD的计数器 实现光纤测距，包含与单片机的时序控制 Verilog 实现 通过仿真

数字钟的verilog实现程序。包含各个模块。分别为顶层模块，小时计数器，分计数器，秒计数器等。-Digital clock verilog implementation process. With each module. Were top-level module, hours counter, minutes counter, second counter and so on.