搜索资源列表
clk_generator
- 基于Verilog HDL的任意分频代码,由本人原创,可实现0.000001Hz的步进,跟网络上的大部分简单地分频不一样!-Devicetor descr ipted by Verilog,can reach 0.0000001Hz!
filter
- 数字滤波器的verilog语言程序,为双精度的滤波器,可以实现10k低通滤波-verilog filter
uart-master
- verilog语言实现URAT串口通信,便捷开发(Implementation of various basic circuits in digital circuits with Verilog language)