用VHDL设计一个4位二进制并行半加器，要求将被加数、加数和加法运算和用动态扫描的方式共阴数码管一同时显示出-VHDL design a four-parallel binary adder, requesting summand, addends and multiplications and dynamic scanning of a total of Yam Digital also showed a

4×4键盘及8位数码管显示构成的电子密码锁是通过键盘输入密码，然后通过数码管显示!-4 × 4 keyboard and 8-bit digital tube display constituted by an electronic lock keypad to enter a password, and then LED display!

设计参数： 1．显示汽车Km/h数； 2．车轮每转一圈，有一传感脉冲；每个脉冲代表1m的距离； 3．采样周期设为10S； 4．要求显示到小数点后边两位； 5．用数码管显示； 6，最高时速小于300Km/h。 设计要求： 1 .分析设计要求，明确性能指标。必须仔细分析课题要求、性能、指标及应用环境等，广开思路，构思出各种总体方案，绘制结构框图。 2 .确定合理的总体方案。对各种方案进行比较，以电路的先进性、结构的繁简、成本的高低及制作的难易等方面作综合