搜索资源列表
123
- :数字下变频技术是软件无线电的关键技术之一. 数字下变频技术是将宽带高速数据流信号变成窄带低速 数据流信号,这个过程就是信号的抽取. 实现抽取的关键问题是如何实现抽取前的数字滤波,特别是多级抽取时滤 波器的设计与实现. 对于一个具体信号进行多级抽取时滤波器的设计给出了一个可行的方案
baseCORDIC
- 基于CORDIC算法数字下变频器设计提出基于CORDIC算法利用FPGA平台数字下变频器设计方案
FPGAfrequencytransformer
- 基于FPGA的数字下变频器设计，分析数字下变频结构及其实现方法-FPGA-based digital down-converter design, analysis, digital down-conversion architecture and implementation method of
ddc
- 随着数模转换器硬件的快速发展和DSP处理能力及处理速度的逐步提高，软件无线电技术在商用和军用无线电通信领域也越来越显示出其强大的吸引力。本文研究的高速中频采样和数字下变频技术是目前蓬勃发展的软件无线电领域的两项关键技术。-As advances in technology provide increasingly faster and less expensive digital hardware, more of the traditionally analog functions of a
xiabianpin
- 文中应用软件无线电思想对数字下变频器中的几个关键技术进行了研究,对下变频各个模块所涉及到的CIC、HB、FIR等关键算法进行了讨论、提炼与总结,应用matlab软件设计了下变频器中的CIC、HB、FIR滤波器等核心模块,并将各模块融为一体从软件实现的角度完成了对系统的搭建和功能仿真.仿真结果表明,系统实现了对中频信号的下变频处理且无失真现象,大大减少了软件无线电系统数宁信号处理的运算量和数据的存储量,极大地提高了系统的实时性.-The paper application software rad
GC4016
- 数字下变频器GC4016及其在软件无线电中的应用-GC4016 digital down-converter and its application in software radio
DDS
- 基于FPGA的数字下变频器的研究及实现设计-FPGA-based digital down conversion of the study and design of
DDC
- 多通道数字下变频的硕士论文，电子科大2009-多通道数字下变频器的研究与设计！-Multi-channel digital down conversion of the master' s thesis, UESTC 2009- multi-channel digital down converter in the research and design!
gc5016
- GC5016是GroyChip公司(Tl子公司)推出的宽频带四通道的可编程数字上变频／下变频转换器，是业界第一颗单晶片数字上变频器和下变频器，它是为了满足高速、宽带的数字信号处理而设计，提供150MSPS时脉、杰出的3G性能、灵活的宽带数字滤波、多个输入与输出接口选项以及超低功耗.-wideband DDC/DUC chip
DDC
- 这是我做数字下变频的论文中用到的源代码，包含CIC,计数器，积分器等模块。-his is what I do digital down conversion of the paper used in the source code, including CIC, counter, the integrator module.
DDC
- 解放军理工大学，数字下变频器的Matlba设计，DDC,无线通信系通信对抗教研室-PLA University of Science, Digital Down Converter Matlba design, DDC, wireless communication, communication countermeasure College
DDSa
- 程序是完整的一个数字下变频器的一个Verilog程序，经测试可以使用，欢迎下载-Program is a complete Verilog program a digital down converter, tested can be used, please download
18.基于2.4GHz的数字基带系统设计与实现
- 首先设计了 2.4GHz 数字基带系统的架构，该架构包括模拟前端、数字 基带、寄存器、协议处理和 I/O 等模块，其中，数字基带模块由发送子系统和接收 子系统构成。基于该架构，使用 Verilog HDL （hardware descr iption language，硬件 描述语言）设计了数字基带发送子系统，该发送子系统由 PPDU、symbol-to-chip、 chip-to-precode、 CRC 和白化五个模块组成，采用 symbol-to-chip 和 chip-to-pr