搜索资源列表
010919.pdf
- 全数字锁相环ＶＨＤＬ描述并实现功能仿真，另附有图形说明-DPLL VHDL descr iption and achieve functional simulation, followed by graphic shows
VHDL_PLL
- 介绍了锁相环PLL的实现原理，可以为VHDL实现PLL提供参考。-introduced PLL PLL The principle for VHDL PLL reference.
200761311574149479
- 介绍了如何使用数字锁相环,如何用VHDL实现数字锁相环-on how to use the DPLL, how to use VHDL DPLL
111
- 数字鉴相器,数字锁相环频率合成系统FPGA的实现,很有借鉴价值-Digital phase detector, digital PLL frequency synthesizer system FPGA realization of referential value
dds9851
- 本文主要介绍的是采用直接数字频率合成的短波信号发生器，它主要以微电脑控制部分、直接数字频率合成（DDS）部分、数字锁相环频率合成部分、背光液晶显示部分、功率放大部分等组成。该软件系统采用菜单形式进行操作，操作方便明了，增加了很多功能。它通过启动DDS后，把内存缓存区的数据送到DDS后输出相应的频率，并把数据转换为BCD码，送到液晶显示器进行显示。该系统输出稳定度、精度极高，适用于当代的尖端的通信系统和精密的高精度仪器。-This paper describes the use of direct
2009
- 智能全数字锁相环的设计,基于FPGA实现。-Intelligent all-digital phase-locked loop design, FPGA-based implementation.
New_Stepper_Motor_Drive_Circuit
- 本课题设计了一款用于两相混合式步进电机的驱动芯片，内部集成了PWM(脉 冲宽度调制)斩波控制和步进电机细分驱动功能，工作于36V并可持续输出1.5A 电流。PWM电流控制电路与3位非线性数模转换器相结合，可细分电机绕组上的 电流，对步进电机进行整步、半步、1/4步或1/8步的细分控制，从而实现了步 进电机不同步距角的运作。为了改善电机性能，特别是电机工作在微步距模式下 的正弦电流波形下时，芯片可提供三种不同的电流衰减模式（快衰减模式、慢衰 减模式、混合衰减模式）。同时，芯