搜索资源列表
decimal_counter
- Write an 8085 ALP to perform as a decimal up counter from 00 to 99. The count should be incremented every half second and the count should be displayed in the data field. The operation should repeat endlessly
jiaotongxinhaodengkongzhiqidesheji
- 本论文主要介绍了红、绿、黄三色交通信号灯较简单的数字逻辑控制电路设计及其原理。本设计方案由定时器、分频器、扭环形计数器、十进制减法器及七段显示译码器实现交通灯红、黄、绿三色的自动切换，在切换灯光颜色的同时进行时间定时状态的切换，使整个交通灯系统得以按照事先设定的定时时间顺利运转。-This paper focuses on the red, green, yellow three-color traffic signal control of the relatively simple digi
hdl
- 数字频率计数器，可用四位数码管显示所测试频率。有千位小数点进行量程控制-Digital frequency counter, four digital display can be used for testing frequency. Has 1000 decimal to range control
shuzi
- 设计一个采用数字电路实现,对时,分,秒.数字显示的计时装置,周期为24小时，显示满刻度为23时59分59秒，并具有校时功能和报时功能的数字电子钟。电路主要采用中规模集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、时钟译码显示电路模块、整电报时模块、校时模块等部分组成。采用电池作电源，采用低功耗的芯片及液晶显示器，发生器使用石英晶振、计数振荡器CD4060及双D触发器74LS74，计数器采用同步双十进制计数器74LS160，锁存译码器是74LS248，整电报时电路用74LS74，74L
Decimal_counter_based_design_MAX_PLUS
- 基于MAX_PLUS_的十进制计数器的设计Decimal counter based design MAX_PLUS_-Decimal counter based design MAX_PLUS_
15-jinzhi-counter
- 15进制计数器 每计数十五次有一个进位，是vhdl编程的基础程序，应用于fpga cpld可编程逻辑器件-Fifth decimal counter 15 counts each have a carry, is the basis for vhdl programming procedures, programmable logic devices used in fpga cpld
counter
- 一、基础部分（70 ） 设计一个简易计算器，它具有下列运算功能： 1. 两个无符号的8位二进制数的相加； 2. 两个无符号的8位二进制数的相减； 3. 数值和运算符用4×4键盘输入，输入的值为十进制，其中A为“+”，B为“-”，C为“退格”E为“=”， 4. 数值用数码管以十进制形式显示，以加法为例，初始时显示全“0”，先输入被加数，输入时数字顺序是从左到右。例如，输入1、2、3应该在显示器上上显示“123”，在输入运算符，按下运算符键后，数码管显示全“0”，再输入加数，方法
u3
- 计数器改编成非10进制的。具备置数功能，进位输出功能-Counter adapted into a non-decimal. Have set the number of binary output function
getmswpfeat
- matlab vide the examined window into cells (e.g. 16x16 pixels for each cell). For each pixel in a cell, compare the pixel to each of its 8 neighbors (on its left-top, left-middle, left-bottom, right-top, etc.). Follow the pixels along a circle, i.e
Microsoft-Word--(11)
- 可以实现分频计的程序功能，能够实现分频功能-There decimal counter clock enable source code, can achieve a program counter
The-buzzer
- 该抢答器主要运用到了编码器，译码器和锁存器：它采用74LS148来实现抢答器的选号，采用74LS279芯片实现对号码的锁存，采用74LS192实现十进制的减法计数，采用555芯片产生秒脉冲信号来共同实现倒计时功能，采用74LS121单稳态芯片来实现报警信号的输出。-The buzzer is mainly applied to the encoder, decoder and latch: it USES 74 ls148 to achieve responder pick, the numbe
trtgh4P944
- 8位十进制计数器,采用Verilog语言编写，成功与大家分享一下-8-bit decimal counter, use Verilog language, to share with you about my success