搜索资源列表
FPGAEPP.files
- USB、串口、并口是PC机和外设进行通讯的常用接口，但对于数据量大的图像来说，若利用串行RS-232协议进行数据采集，速度不能达到图像数据采集所需的要求；而用USB进行数据采集，虽能满足所需速度，但要求外设必须支持USB协议，而USB协议与常用工程软件的接口还不普及，给使用带来困难。有些用户为了利用标准并行口(SPP)进行数据采集，但SPP协议的150kb/s传输率对于图像数据采集，同样显得太低。因此,为了采集数据量大的图像数据,本文采用了具有较高传输速率的增强型并行口协议(EPP)和FPGA，
DSP硬件论文集
- DSP与点阵式LCD显示器的接口设计.caj 带有DSP芯片的新型实时数字图像处理系统.caj DSP体系结构在提高实时信号处理方面的作用.caj 用可再配置FPGA实现DSP功能.caj Windows环境下DSP的开发和语音分析工具SAC.caj 一种高速PC-DSP控制系统.caj
FPGA
- 基于FPGA芯片控制全彩LED大屏幕图像显示系统系统设计随着数字技术的飞速发展，各种数字显示屏也随即涌现出来有LED、LCD、DLP等，各种数字大屏幕的控制系统多种多样，有用ARM+FPGA脱机控制系统，也有用PC+DVI接口解码芯片+FPGA芯片联机控制系统，在这里我们讲述一种不仅可以用于控制全彩LED大屏幕的显示，而且还可以作为发送端输出高清图像数据。采用的联机控制系统对全彩LED大屏幕进行控制。即PC+DVI接口解码芯片+FPGA芯片+输出接口模式的联机控制系统-FPGA-based fu
rjwxdpt
- 软件无线电技术是用于卫星导航和第三代移动通信(3G) 数据处理和计算的最优解决方案。运用基于FPGA的So PC 嵌入式设计方法构造软件无线电系统,提高了对动态实时信号的处理能力。设计完成无线通信体系结构,以及ADC 模数转换,数字下变频,CPU 中央处理器,DSP 运算单元,PCI 桥以及数据控制等模块的详细组成。相对于目前常规系统,该系统在功耗和体积方面可节省30 以上,对高速数据流的处理和计算能力有显著提高,可以应用于Cellular/ PCS 基站,GPS 抗干扰接收机,相控阵接收机,频
EP2C35_PCI
- 文章描述了FPGA的CYCLONE II系列芯片的PCI的最小系统的相关参考资料，对于初学者有很大的帮助！-Article describes the CYCLONE II family of FPGA-chip PCI-minimum system-related references, very helpful for beginners!
Seria_M
- in this part of source code i added the code for interface the rs-232 with pc and connected it to the fpga spartan-3e in order to transmit data and receive it -in this part of source code i added the code for interface the rs-232 with pc and conne
ps2
- verilog PS2键盘解码程序， 之前探讨过PS/2键盘编解码以及数据传输协议，这次自己动手实现了利用FPGA接收键盘编码，然后通过串口传输到PC。做的比较简单，只是通过FPGA把大写字母A-Z转换成相应的ASCII码，只要字母按键被按下，就能在串口调试助手里显示相应大写字母。下面就共享代码吧！ 除了顶层模块，三个底层模块分别为PS/2传输处理模块、串口传输模块以及串口波特率选择模块（下面只给出顶层模块和PS/2传输处理模块的verilog代码）。-verilog PS2 Ke
A-Software-Defined-OFDM-Modulator
- This thesis presents the design of an OFDM transmitter for software deˉned radio. The transmitter is implemented on an FPGA as part of a PC based software radio platform. To demonstrate the programmability of the FPGA design, IEEE 802.11a and s
fpga_pc_NETWORK
- fpga和PC网卡进行通信方案,fpga_pc_网卡通信.pdf-fpga and PC cards for communication solutions
uart_r3
- 通过r232串口接收来自PC机或者是接收模块的数据，然后可以再fpga板子上做相应的处理得到想要的结果。-uart
cpci_64adc_v5
- 4ad级联实现上位机通信，实现通过pc读写fpga，fpga通过连接ad部分转换信号-4ad cascade host computer communication
DE2_NET
- DE2开发板例程源码，FPGA:EP2C35F256C6，代码基于quartus II 9.0以上的版本（随板光盘的为7.2的版本，在9.0以上的版本上编译通不过会报错）。该代码主要功能为FPGA对以太网通信，与PC机通信-In this demonstration, we will show how to send and receive Ethernet packets using the Fast Ethernet controller on DE2 board. We use the
FPGA-Prototyping-By-Verilog-Examples
- HDL (hardware descr iption language) and FPGA (field-programmable gate array) devices allow designers to quickly develop and simulate a sophisticated digital circuit, realize it on a prototyping device, and verify operation of the physical impl