搜索资源列表
FPGA_ASIC-基于同步原则的FPGA-CPU设计.rar
- FPGA_ASIC-基于同步原则的FPGA-CPU设计.rar
FPGA设计CPU.rar
- FPGA设计CPU.rar
LCD-Drive-and-control-based-on-NIOSII
- 本文介绍了一种基于NIOS II软核处理器实现对LCD-LQ057Q3DC02控制的新方法。在设计中利用FPGA的Altera的SOPC Builder定制NIOS II软核处理器及其与显示功能相关的“软” 硬件模块来协同实现显示控制的软硬件设计。利用SOPC技术，将NIOS II CPU和LCD控制器放在同一片FPGA中，解决了通常情况下必须使用LCD 控制专用芯片才能解决LCD显示的问题。-This article describes an approach based on NIOS II
MPSoC_NoC
- 基于fpga的多核cpu设计研究，包含5个设计思路。-Research on multi-core design.
CPU_Architecture
- Our processor is a RISC processor that can be used for many general applications, but it is specially designed for the purpose of high speed network related tasks. External hardware accelerator is used for network packet processing. The common netw
rjwxdpt
- 软件无线电技术是用于卫星导航和第三代移动通信(3G) 数据处理和计算的最优解决方案。运用基于FPGA的So PC 嵌入式设计方法构造软件无线电系统,提高了对动态实时信号的处理能力。设计完成无线通信体系结构,以及ADC 模数转换,数字下变频,CPU 中央处理器,DSP 运算单元,PCI 桥以及数据控制等模块的详细组成。相对于目前常规系统,该系统在功耗和体积方面可节省30 以上,对高速数据流的处理和计算能力有显著提高,可以应用于Cellular/ PCS 基站,GPS 抗干扰接收机,相控阵接收机,频
CPU
- 一個CPU之設計與實作 - 使用FPGA實作-CPU Design Practice
FPGA-cpu
- 基于FPGA的简易处理器设计2010/05/04-A simple FPGA-based processor design 2010/05/04
soft-cpu-cores
- fpga soft cores article
CPU
- 基于FPGA控制的ASIC CPU系统设计，全是用VERILOG代码编写，可以做加减乘除运算 -FPGA-based control ASIC CPU system design, all made with VERILOG code writing, arithmetic operations can be done
Eight-CPU-design-based-on-FPGA-
- 本文对经典算法Canny算子和基于模糊理论的边缘提取方法进行理论分析、仿真实验和性能对比。最后对两种方法进行对比评价。图像边缘提取性能的评价标准主要包括主观和客观方法。-In this paper, the classical algorithm Canny operator and edge extraction method based on fuzzy theory theoretical analysis, simulation and performance comparison. F
xCORE-200-XU_PB(1.0)
- xcore 电路原理图，集cpu dsp fpga一体，非常好的芯片。-Xcore schematic, set DSP FPGA CPU one, very good chip.
EasyGX_V1.0_SCH
- EasyGX Cyclone® IV GX电路原理图，包括基于FPGA的PCI Express和10/100/1000M以太网接口相关电路。-The EasyGX Cyclone® IV GX development kit is especially suitable for develop and test PCI Express and 10/100/1000M Ethernet interface, including NIOS II embedded CPU and
five-cpu-project
- 在logisim平台或FPGA开发板 设计一款支持特定指令系统的5段流水CPU。 -In logisim platform or FPGA development board to design a support 5 of CPU specific instruction pipeline system.
hky
- this document descr ipt the implementation os cpu microprocessor on fpga with vhdl code style and simulation on with modelsim.
DCC2010-FPGA-CPU16ASM-DCC
- cpu verilog 16 bits to control radio software
计算机组成原理课程设计
- 课程设计题目： 设计实现一个指令字长8位的简单CPU，该机有4条指令，寻址方式至少2种，至少2条双操作数指令 课程设计环境： Quartus II、ModelSim-Altera、FPGA开发板 课程设计内容： 设计实现一个指令字长8位的简单CPU，该机有4条指令，寻址方式至少2种，至少2条双操作数指令。所设计的系统能调试通过，进行仿真测试后在FPGA开发板上运行一段程序，通过检查程序结果的正确性来判断所设计计算机系统的正确性。 设计过程： 包含以下设