搜索资源列表
shuzipinluji
- 数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数，这就要求由分频器产生标准闸门时间信号，计数器记录脉冲个数，由控制器对闸门信号进行选择，并对计数器使能断进行同步控制。控制器根据闸门信号确定最佳量程。-The design of digital frequency meter can be divided into measurement and display count. The basic principle of its measurement i
FPGA-basedincrementalphotoelectricencodercountcirc
- 基于FPGA的增量式光电编码器计数电路设计,文章含有Verileg HDL代码.-FPGA-based incremental photoelectric encoder count circuit design, the article contains Verileg HDL code.
vhdl-TAXI
- 随着EDA技术的发展及大规模可编程逻辑器件CPLD／FPGA的出现，电子系统的设计技术和工具发生了巨大的变化，通过EDA技术对CPLD／FPGA编程开发产品，不仅成本低、周期短、可靠性高，而且可随时在系统中修改其逻辑功能。本文利用VHDL语言设计出租车计费系统，使其实现汽车启动、停止、暂停时计费以及预置等功能，通过设置计数电路进行路费及路程的计数，通过设计数据转换电路将路费及路程的十进制数分离成四位十进制数表示，通过设计快速扫描电路显示车费及路费，突出了其作为硬件描述语言的良好的可读性的优点。通
shuzizhong
- vhdl多功能数字时钟，实现计数，整点报时等功能。-vhdl multifunction digital clock, to achieve count, the whole point timekeeping functions.
VHDL
- 具有时、分、秒计数显示功能，以24小时循环计时，调节小时、分钟及清零的功能，整点报时功能。 -With hours, minutes, seconds count display features a 24-hour cycle time, to adjust the hours, minutes, and clear function, the whole point timekeeping function.
Counter
- 通过VHDL编程，在FPGA上实现计数器1至16的计数功能-Count from 1 to 16 by VHDL on FPGA