搜索资源列表
altera+dpd
- 数字预失真在通信领域内IP核的开发文档，包括数学表达式及硬件框图-Digital Predistortion in the field of IP communications in the development of nuclear documents, including mathematical expression and hardware block diagram
15Altera_IP
- 里面包含15个altera的IP核的源代码,包括I2C，UART，VGA_SYN-Which contains 15 nuclear altera the IP source code, including I2C, UART, VGA_SYN
wp_wimax
- WiMAX, or the IEEE 802.16 standard for broadband wireless access, is increasingly gaining in popularity as a technology with significant market potential. This paper first provides an overview of the existing and developing 802.16 standards and t
ALTERA_PCI
- 关于ALTERA的PCI问答集Q1 What is PCI? What are the typical applications of a PCI bus? Q2 Who governs the PCI Specification? Q3 What level of participation does Altera have in developing PCI standards? Q4 What does the designer need to know about PCI t
ug_altlvds
- 讲解lvds ip核的应用，altera lvds核讲解-altera lvds
biyesejitognxinxitong
- 中文摘要 正交频分复用（ OFDM ， Orthogonal Frequency Division Multiplexing）是当前一种非常热门的通信技术。它即可以被看作是一种 调制技术，也可以被看作是一种复用技术。由于它具有抗多径衰落和频谱 利用率高的特点，因此被广泛应用于高速数字通信领域，比如应用于IEEE 802.11a无线局域网（WLAN）的物理层等等。 我的毕业设计的核心任务是：采用 FPGA 来实现一个基于OFDM 技术 的通信系统中的基带数据处
SHA-1ImplementationOnFPGA
- 希算法SHA-1算法广泛地应用于电子商务、商用加密软件等信息安全领域。通过对SHA．1算法的深入 分析，提出了流水线结构的硬件实现方案。通过缩短关键路径，使用片内RAM代替LE寄存器实现流水线中间变量 的数据传递，有效地提高了工作频率和单位SHA-1算法的计算速度。这种硬件结构在Altera系列芯片上的实现性能 是Ahera商用SHA-1算法IP核的3倍以上。-Hash algorithm SHA-1 is used widely in cryptographic applicati
precision-frequency-meter-design
- 基于51软IP核的等精度频率计设计，利用altera提供的软51ip核，用VHDL语言实现的-Based on 51 soft IP cores, such as precision frequency meter design, the use of the software provided 51ip altera core, using VHDL language
FFTPVerilog
- FFT Verilog RTL 经过测试与Altera FFT IP相当-FFT Verilog RTL Altera FFT IP
yinpinxinhaofenxiyi1233412
- 基于Altera Cyclone II 系列FPGA嵌入高性能的嵌入式IP核(Nios)处理器软核的基于FFT的音频信号分析仪-Based on Altera Cyclone II series FPGA embedded high-performance embedded IP core (Nios) soft core processor FFT-based audio signal analyzer
an374_altera_IP
- The Altera® Video Over IP Reference Design implements a system that bridges between MPEG transport stream (TS) data and Ethernet-based internet protocol (IP) networks.-The Altera® Video Over IP Reference Design implements a system that b
Altera.QUARTUS.II.Megacore.IP.Library.V7.2.SP2-SH
- Torrent to get a library of files which contains crack for Quartus II v7.2
music-Player-based-on-FPGA
- 设计了一种基于Altera FPGA的音乐播放器，能够实现从SD卡中读取所有音乐文件，并通过开发板送至DAC数模转换器并播放出音频文件。本设计基于SOPC技术，使用Nios2软核处理器实现，包括软硬件设计两个部分。硬件部分主要负责对SD卡控制器的ip核编写及调试，实现硬件所需功能。软件部分主要负责对SD卡按时序进行音频文件的读取操作以及音频信息的输出。同时，制作了一个小型的音乐播放模块，实现音乐的播放。最终作品基本满足要求。-Altera FPGA-based design of a music
ug_ram_rom
- This user guide describes the Altera megafunction IP cores that implement the following memory modes: ■ RAM:1-Port—Single-port RAM ■ RAM:2-Port—Dual-port RAM ■ ROM:1-Port—Single-port ROM ■ ROM:2-Port—Dual-port ROM Altera provides two IP c
FPGA--HD-video-de-interlacing
- <用FPGA实现高清视频去隔行功能> 本白皮书介绍各种去隔行技术，以及怎样使用Altera 的视频和图像处理IP 包来实现这些技术。采用视频设计方法，设计人员在实现不同的去隔行算法时，能够综合考虑各种硬件方案。-Using FPGA to achieve HD video de interlacing function
altera-tse-ip
- MegaWizard_Plug-In工具生成altera三速以太网IP核并编译仿真-MegaWizard_Plug-In tool to generate altera Triple Speed Ethernet IP Core and compile simulation
SOPC-Nios2-and-LCD-interface
- Altera SOPC Builder提供了Nios Ⅱ处理器及一些常用外设接口，但并没有提供 12864液晶模块的接口及驱动。利用SOPC Builder中元件编辑器Create New Component， 通过自定义逻辑的方法在SOPC设计中添加自己开发的液晶显示模块IP核，并集成到系统， 实现了嵌入式NiosⅡ软核处理器与液晶显示模块的接口设计，并编写了驱动程序。可以和 系统自带的接口组件一样，开发者利用该开发组件，不必了解液晶屏原理就可以使用标准C 函数操作组件进行
mnl_avalon_spec
- Avalon-ST manual for FFT mega IP-core altera.-Avalon-ST manual for FFT mega IP-core altera.
SOPCIINIOSII-guiding-book
- SOPCIINIOSII实验指导书（第二版）和 实验操作手册，以ALTERA公司的NIOSII IP核为中心，详尽的说明NIOSII的SOPC设计，适用于SOPC-NIOSII EDA/SOPC实验开发平台的系列产品-SOPCIINIOSII experimental guide book (second edition) and the experimental operation manual to ALTERA company NIOSII IP core-centric, detaile