搜索资源列表
cpldtodds
- dds信号发生器程序设计，框图，基于CPLD控制的DDS数字频率合成器设计-dds signal generator program design, block diagram, the CPLD based on DDS Digital Frequency Synthesizer Design
VHDL21
- 这篇文章给出了一些使用cpld的一些常用程序,希望对大家有用
000011111
- 介绍了外置式USB无损图像采集卡的设计和实现方案，它用于特殊场合的图像处理及其相关领域。针对图像传输的特点，结合FPGA/CPLD和USB技术，给出了硬件实现框图，同时给出了FPGA/CPLD内部时序控制图和USB程序流程图，结合框图和部分程序源代码，具体讲述了课题中遇到的难点和相应的解决方案。
02_CPLDxitong
- cpld系统 EWB Quartus2编译 电子综合设计试验箱程序-CPLD system compiler EWB Quartus2 chamber electronic integrated design process
LCD-VHDL
- LCD控制VHDL程序与仿真,FPGA驱动LCD显示中文字符“年”程序-fpga/cpld
shizitongxin
- 本文主要讨论了使用CPLD（复杂可编程逻辑器件）设计简单的数字通信系统。文中主要描述了设计课题的前景、CPLD技术的先进性术和VHDL硬件描述语言的应用；说明了数字通信的原理，并进行方案论证，提出了我们的基本电路设计方案；最后对具体电路及其各个功能模块分别进行分析和软件设计，用VHDL语言编写三种已调波的程序，并进行了总结分析与展望。 -g mzz yz z
10-jinzhi-counter
- 10进制计数器 每计数十次有一个进位，是vhdl编程的基础程序，应用于fpga cpld可编程逻辑器件-Total scores of 10 binary counter has a per carry, is the basis for vhdl programming procedures used in programmable logic devices fpga cpld
15-jinzhi-counter
- 15进制计数器 每计数十五次有一个进位，是vhdl编程的基础程序，应用于fpga cpld可编程逻辑器件-Fifth decimal counter 15 counts each have a carry, is the basis for vhdl programming procedures, programmable logic devices used in fpga cpld
QUARTUS-II
- 本文介绍了quartus ii 如何用usb下载程序，如何设置cpld管脚-This article describes how to use quartus ii usb download, how to set cpld pin
cpld
- EDA工具安装调试和下载程序的说明文档，它主要有国内外最常用的芯片的烧写说明。-EDA tools installation and download the documentation, it is mainly the most common chip domestic and international programming instructions.
block
- 数字时钟的程序代码，定时，调整时间，用于cpld开发平台的的应用-Digital clock program code, timing, adjust the time for application development platform for cpld