搜索资源列表
fftfpga
- 采用按时间抽选的基4原位算法和坐标旋转数字式计算机（CORDIC）算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式，保证了系统的速度，避免了瓶劲的出现；整个系统采用FPGA实现，实验表明，该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力，可以广泛地应用于数字信号处理的各个领域。-time selected by using the in-situ-4 algorithm and coordinate rotation digital computer (CO
Virtex.files
- 在FPGA系统设计中，要达到性能最大化需要平衡具有混合性能效率的元器件，包括逻辑构造(fabric)、片上存储器、DSP和I/O带宽。在本文中，我将向你解释怎样能在追求更高系统级性能的过程中受益于Xilinx® 的Virtex™ -5 FPGA构建模块，特别是新的ExpressFabric™ 技术。以针对逻辑和算术功能的量化预期性能改进为例，我将探究ExpressFabric架构的主要功能。基于实际客户设计的基准将说明Virtex-5ExpressFabric技术性能平
Cyclone2_PCB_and_SCH
- 1，原创 cyclone 2开发板，希望能对FPGA电子爱好者有一点设计帮助。 2，本PCB可以与开发者自己的PCB实现扩展。 3，注意接口已经提供5v,-5v，+3.3v,+1.2v输出。 4，带一个LED显示器，多路拨动开关，一个复位健。 5，晶振源兼容5种封装，其中一种是支持9v、5W高精度恒温晶振。 6，fpga内部2个PLL相互连接可以实现0－200MHz内任意频率输出。
FPGA_4FFT
- 针对高速数字信号处理的要求,提出用FPGA 实现基- 4FFT 算法,并对其整体结构、蝶形单 元进行了分析. 采用蝶算单元输入并行结构和同址运算,能同时提供蝶形运算所需的4 个操作 数,具有最大的数据并行性,能提高处理速度 按照旋转因子存放规则,蝶形运算所需的3 个旋转 因子地址相同,且寻址方式简单 输出采取与输入相似的存储器 运算单元同时采用3 个乘法的 复数运算算法来实现.-In accordance with the requirements of high speed d
Digital Filter implementation by FPGA
- 1.an fpga implementation of the image space reconstruction algorithm for hyperspectral imaging analysis 2. fpga implemention of a median filter 3. fpga implementation of digital filters 4.hardware acceleration of edge detection algorithm on
FPGA_4DQPSK
- 采用FPGA 实现π/ 4 DQPSK调制器-- 北 方 交 通 大 学 学 报-FPGA implementation using π/4 DQPSK modulator- Journal of Northern Jiaotong University
AlteraArticleContestPapers
- 本源码为Altera中国大学生电子设计文章竞赛的历届获奖论文汇编，内容主题涵盖如下4个方面： PLD在通讯、消费类、计算机和工业控制方面的应用 Altera器件、Quartus® II 软件的设计和优化技术 Altera FPGA在数字信号处理中的应用 Nios® II 软处理器在各领域的应用 获奖作品均是是参赛者独立设计的未曾公开发表过的原创性作品，在作品原创性和特色性 、实用性（结合当前的热点应用） 和作品
tetris
- Our project is to design and implement a Tetris game by using FPGA. Tetris a puzzle game that uses 4 square blocks joining edge to edge to form various combinations of shapes. There are 7 unique shapes. The shapes are controlled with the arrow keys f
lvbofangfa
- 针对全数字软件接收机中抽取滤波器的设计,提出了一种适合在FPGA内实现的单级积分清洗的滤波器结构,这种结构解决了传统积分梳妆滤波器中可能出现的积分器溢出问题,同时还可进行非整数倍的抽取变换.给出了一种无乘法半带滤波器的IIR实现结构,并对该滤波器性能进行了仿真,结果表明在输出过采样率大于4时基本不会影响系统误码性能.-Software for all-digital receiver decimation filter design, presents a suitable FPGA integ
fpga
- 4篇关于FPGA动态重构的论文，供大家学习参考-FPGA动态可重构技术及其应用、FPGA动态可重构技术原理及实现方法分析、FPGA动态可重构理论及其研究进展、FPGA动态可重构逻辑设计初探-Four papers on dynamic reconfiguration of FPGA for them to learn information-FPGA dynamic reconfiguration technology and its applications, FPGA dynamic rec
DDR2deFPGAsheji
- 使用 Virtex-4 FPGA 器件实现DDR SDRAM控制器以及DDR2 SDRAM操作时序-Using the Virtex-4 FPGA devices to achieve DDR SDRAM and DDR2 SDRAM controller operation timing
RADIX_64
- radix 64 point fft using vhdl design in fpga
an-FPGA-example-base-Xilinx-ISE-12.4
- 基于ISE 12.4的FPGA设计基本流程, 熟悉赛灵思 ISE 12.4 的最佳快速入门-an FPGA example base Xilinx-ISE-12.4
IJCSI-9-4-3-354-360_2
- fpga the aes algorithme by using vhdl
15-04-0218-01-004a-ieee802-15-4-mac-overview
- THE IMPLENTATION OF THE MAC PROTOCOL USING THE FPGA ALTERA 3
verilog-2-1-4
- 卷积码（2,1,4）编解码的FPGA实现-Convolution code (2,1,4) decoding the FPGA implementation
4.实验四 硬件综合实验
- 实验目的： 熟悉ISE8.2开发环境，掌握工程的生成方法； 熟悉SEED-XDTK_V4实验环境； 了解LCD的HDL实现； 了解Memory模块的使用。 实验内容： FPGA的memory模块的生成及例化； 系统时钟设计； LCD点亮。(Experimental purpose: Familiar with ISE8.2 development environment, master the method of Engineering generation;
FFT_64
- 64点FFT设计，基于FPGA频域的设计PPT，基4算法(64 point FFT design, based on FPGA frequency domain design, PPT, base 4 algorithm)
4.6__TFT_LCD
- fpga控制TFT-LCD循环显示RGB(Fpga u63A7 u5236TFT-LCD u5FAA u73AF u663E u793ARGB)
基于 FPGA 的 MIPI CSI-2 图像采集系统设计
- CSI ( Came r a Se r i al I nt e r f ac e 1 是 由 MI PI( Mobi l e I n dus t r y Pr o ce s s o r I nt er f ac e) 联盟下 Came r a工作组制定的 接 口标准 ，是 MI PI联盟发起的为移动应用处理器制定的 开放标准 ， MI PI联盟由 ARM、 诺基亚、意法半导体和德州 仪器 发起成 立 ， 作为移动行业领导者的合作组织 ，MI PI联 盟 旨在确定并推动移动应用处理