搜索资源列表
Quartus
- Quartus II 是Altara公司继MAX II之后开发的新软件，很适合做FPGA的开发。-Quartus II is Altara after the company following the MAX II development of new software, it is suitable for FPGA development.
AlteraArticleContestPapers
- 本源码为Altera中国大学生电子设计文章竞赛的历届获奖论文汇编，内容主题涵盖如下4个方面： PLD在通讯、消费类、计算机和工业控制方面的应用 Altera器件、Quartus® II 软件的设计和优化技术 Altera FPGA在数字信号处理中的应用 Nios® II 软处理器在各领域的应用 获奖作品均是是参赛者独立设计的未曾公开发表过的原创性作品，在作品原创性和特色性 、实用性（结合当前的热点应用） 和作品
eda
- 介绍Quartus II软件的使用流程，以及FPGA硬件设备的使用。-Describes the use of Quartus II software, processes, as well as the use of FPGA hardware.
june2010_1
- 一种新型SOPC自动指纹识别系统设计，：本文设计了一种基于SOPC的新型结构的自动指纹识别系统。通过对指纹处理整体流程的选择和优化，把耗时较多的指纹预处理部分整体硬件化，耗时较少的匹配部分软件化，使得系统处理速度有了显著提高，1.5s内可以完成一幅指纹图像的预处理，3s内可以完成一幅指纹图像的比对。本设计使用Quartus II软件完成了系统模块设计及仿真，使用NiosⅡ IDE软件完成了软件代码的实现，并在以Altera 公司的Cyclone II FPGA芯片为核心的DE2开发板上实现了整个
基于FPGA直接序列扩频系统的设计
- 针对一般无线通信系统抗干扰、抗噪声以及抗多径性能力差的缺点，提出了一种基于FPGA 的直接序列 扩频系统设计。该设计采用63 位的pn 码作为扩频调制的码序列，在发送端，对信息码进行扩频调制; 在接收端，对 收到的扩频调制信号进行解扩，增强了系统的抗干扰性和可靠性。同时在Altera 公司的Quartus II 软件中，使用硬件描 述语言VHDL 和原理图相结合的方法进行了电路的设计实现。通过把电路下载到Altera 公司的CycloneIII 的 EP3C10E144C8N 芯片中调试
11
- 介绍了应用FPGA芯片和硬件描述语言(VHDL)设计微波炉控制器系统的方法。系统使用VHDL编程实现各底层模块的功能，顶层的设计采用图形输入完成。论文主要阐述模块化设计的思想和状态图的描述方法，以及他们在硬件描述语言中的应用，并展示了其在Quartus II 开发系统下的仿真结果。-This paper introduces the application of FPGA chip and the hardware descr iption language (VHDL) method for
text_FPGA
- 以例子的方式介绍如何使用quartus ii，快速有效，是一个很好的fpga的入门资料-y way of example how to use quartus ii, fast and effective, is a good introductory information fpga
DE2_NET
- DE2开发板例程源码，FPGA:EP2C35F256C6，代码基于quartus II 9.0以上的版本（随板光盘的为7.2的版本，在9.0以上的版本上编译通不过会报错）。该代码主要功能为FPGA对以太网通信，与PC机通信-In this demonstration, we will show how to send and receive Ethernet packets using the Fast Ethernet controller on DE2 board. We use the
qts_qii52002
- FPGA design software that easily integrates into your design flow saves time and improves productivity. The Altera® Quartus® II software provides you with a command-line executable for each step of the FPGA design flow to make the design
AES-FPGA
- 本文介绍了AES加密算法通过不同的功能结构的FPGA实现，语言背景为VHDL-This paper details Implementation of the Encryption algorithm AES under VHDL language In FPGA by using different architecture of mixcolumn. We then review this research investigates the AES algorithm in FPGA
计算机组成原理课程设计
- 课程设计题目： 设计实现一个指令字长8位的简单CPU，该机有4条指令，寻址方式至少2种，至少2条双操作数指令 课程设计环境： Quartus II、ModelSim-Altera、FPGA开发板 课程设计内容： 设计实现一个指令字长8位的简单CPU，该机有4条指令，寻址方式至少2种，至少2条双操作数指令。所设计的系统能调试通过，进行仿真测试后在FPGA开发板上运行一段程序，通过检查程序结果的正确性来判断所设计计算机系统的正确性。 设计过程： 包含以下设