library ieee; use ieee.std_logic_arith.all; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity PL_auto1 is port ( clk:in std_logic; --系统时钟 set,get,sel,finish: in std_logic; --设定、买

交通信号控制器VHDL设计 1、设计一个南北方向为主干道，东西方向为支干道的； 2、选择一个标准时钟发生电路，为电路提供一个标准1HZ信号； 3、（1）交通灯从绿变红时，有5秒黄灯亮的间隔时间； （2）交通灯红变绿是直接进行的，没有间隔时间； （3）主干道上的绿灯时间为50秒，支干道的绿灯时间为30秒； -Traffic signal controller VHDL design