CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 搜索资源 - vhdl 校验

搜索资源列表

  1. stx_cookbook.zip

    1下载:
  2. Altera公司高端FPGA高级综合指导手册,包括:算术运算单元,浮点处理技巧,数据编码格式转换,视频处理,仲裁逻辑,多路选择,存储逻辑,计数器,通信逻辑,循环冗余校验,随机和伪随机函数,加密和同步等编码风格和技巧;,advanced synthesis cookbook for Altera high-end FPGA(Stratix),incuding coding style and design tricks for arithmetic,floating points oper
  3. 所属分类:software engineering

    • 发布日期:2017-03-26
    • 文件大小:962193
    • 提供者:刘易
  1. parityCHECK

    0下载:
  2. 用VHDL实现3位二进制信息码的并行偶发生及校验电路-VHDL implementation with three parallel binary code information and calibration circuit even happened
  3. 所属分类:Communication

    • 发布日期:2017-04-12
    • 文件大小:601
    • 提供者:琚建霞
  1. crc_explain

    0下载:
  2. 循环冗余校验 CRC 的算法分析和程序实现。通信的目的是要把信息及时可靠地传送给对方,因此要求一个通信系统传输消息必须可靠与快速,在数字通信系统中可靠与快速往往是一对矛盾。为了解决可靠性,通信系统都采用了差错控制。本文详细介绍了循环冗余校验CRC(Cyclic Redundancy Check)的差错控制原理及其算法实现-Cyclic Redundancy Check
  3. 所属分类:Communication

    • 发布日期:2017-03-28
    • 文件大小:106330
    • 提供者:朱红
  1. ThedesignofUniversalAsynchronousReceiverTransmitte

    0下载:
  2. 本课题所设计的UART支持标准的RS.232C传输协议,主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式,还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力,模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用口模块复用技术设计数据缓冲区FIFO,采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境,也能适合低速的数据传输场
  3. 所属分类:Project Design

    • 发布日期:2017-05-17
    • 文件大小:5073351
    • 提供者:mabeibei
  1. Digital-frequency-meter

    0下载:
  2. 用VHDL语言完成数字频率计的设计及仿真。频率测量范围:1~10KHz,分成两个频段,即1~999Hz,1KHz~10KHz,用三位数码管显示测量频率,且用LED(发光二极管)来表示所显示单位,我们这里定义亮绿灯表示以Hz为单位,亮红灯表示以KHz为单位。具有自动校验和测量两种功能。具有超量程报警功能。-Digital frequency meter
  3. 所属分类:software engineering

    • 发布日期:2017-04-16
    • 文件大小:104119
    • 提供者:cc
搜珍网 www.dssz.com