一个基于VHDL同步FIFO的设计思路的文章，以及一个编译完整的程序。-VHDL-based synchronous FIFO design ideas article, as well as a compiler procedures.

绝大部分的ASIC设计工程师在实际工作中都会遇到异步设计的问题，本文针对异步时序产生的问题，介绍了几种同步的策略，特别是结绳法和异步FIFO的异步比较法都是比较新颖的方法。王xx老师论文(华中科技大学 电子与信息工程系)-The asynchronous timing ASIC design methodology