搜索资源列表
PLLprogram
- 数字锁相环程序，适合于FM、AM开发 数字锁相环程序，适合于FM、AM开发-DPLL procedures for FM, AM Development DPLL procedures for FM, AM Development
93_016648_1069979839
- 数据迁移 数据迁移是一项繁锁而又单调的工作，面对各种各样的基础数据，定制开发数据迁移工具往往费时费力，切不通用，那么到底什么工具能够胜任我们的工作呢？-data migration data migration is a tedious but monotonous work, in the face of all kinds of basic data Custom development of a data migration tools are often time-consuming
aduc841
- 基于单片机Aduc841的调试程序，包括锁相环PLL4153的驱动和39VF040flash芯片的驱动以及通过串口和上位机通信的代码。-based SCM Aduc841 debugging procedures, PLL PLL4153 including the driver and 39 VF040flash chip and drive through the serial port and PC communications code.
010919.pdf
- 全数字锁相环ＶＨＤＬ描述并实现功能仿真，另附有图形说明-DPLL VHDL descr iption and achieve functional simulation, followed by graphic shows
yinhaogjia
- 加深了解有关资源申请、避免死锁等概念，并体会和了解死锁和避免死锁的具体实施方法。 要求编写和调试一个系统动态分配资源的简单模拟程序，观察死锁产生的条件，并采用银行家算法，有效的防止和避免死锁的发生。 -deepen understanding of the application of resources to avoid deadlock concepts, and share and understand the deadlock and avoid the deadlock spe
caoke
- 快速地激发 东方卡 所担负阿娥we发热防盗锁速度发动发发啊速度发速度发所担负的发 -rapid inspired by the Orient Card Fever we assume O speed anti-theft lock launch launched ah speed by the speed of the shoulder the fat
VHDL_PLL
- 介绍了锁相环PLL的实现原理，可以为VHDL实现PLL提供参考。-introduced PLL PLL The principle for VHDL PLL reference.
FPGA.CPLD
- fpga cpld 常见模块设计，包括基于fpga 的全数字锁向环，基于fpga cpld 的半整数分频器的设计等，很有用-fpga cpld common module design, including fpga-based all-digital locks to the ring, Based on the semi-fpga cpld integer divider design and useful
xiayu22
- 主要是防到锁的一些基于C语言的编程 -main defense is to lock in some based on the C programming language is to prevent the lock on the C Programming Language
digital_lock_design
- 设计三位二进制串行输入数字锁 当收到三依次为与规定码相符的二进制数后，可以开锁，且相应绿灯亮 若1、码字不对 2、码过长或过短 3、操作程序不对 都视为错。错时红灯亮，错误2次报警，即喇叭响，并无法继续操作，直至输入管理员密码，可重新开始，并且添加了密码修改部分，在开门的状态下，用户可以修改数字锁的密码，以便可以灵活的改变密码，更加安全可靠。 -design three binary serial number lock when the input received
8888888888888888888888gfh
- 本人把这次课程设计作为培养实践能力的初次练兵，以数字通信中的编码器、译码器及锁存器为核心设计了八路抢答器。-I regard this as a training curriculum design practical ability of the initial training, and digital communications to the encoder, Decoder and latches at the core design of the Eighth Route Army
rrrrrrrrrrrrrrasd
- 基本功能 该密码锁采用ID和密码两者相结合校验的方式，只有在用户输入自己的ID和对应的密码的情况下才能执行开锁动作 -basic functions using the password lock ID and password combination of the two methods of calibration. Only the user entering their ID and password corresponding to the situation can be i
pllverilog 完成pll锁相环的设计
- 基于FPGA的程序编写，完成pll锁相环的设计，实验证明次程序是完整的-FPGA-based programming, complete pll PLL design, experiments show that second program is complete
车站信号联锁系统模拟仿真
- 车站信号联锁系统模拟仿真 zhuyao-sss
dxz
- 低相噪、低杂波数字锁相环路滤波器的设计,caj格式，下载前请安装相应阅读器-Low phase noise, low-noise digital phase-locked loop filter design, caj format, download the pre-install the corresponding reader
111
- 数字鉴相器,数字锁相环频率合成系统FPGA的实现,很有借鉴价值-Digital phase detector, digital PLL frequency synthesizer system FPGA realization of referential value
2009
- 智能全数字锁相环的设计,基于FPGA实现。-Intelligent all-digital phase-locked loop design, FPGA-based implementation.
RFIDANDCONTAINER
- 硕士论文，设计了基于RFID的集装箱电子锁并讨论了电子标签的防碰撞机制。比较了目前常用的电子标签常用的防碰撞方法。在Aloha算法和时间片Aloha算法的基础上加以改进，可自动获取读头读取范围的标签ID清单并动态分配时间片给电子标签。在该算法 中融入系统低频唤醒和定时唤醒的特点，以降低电子标签的功耗。-Master' s thesis, the design of container-based RFID electronic lock and discussed the e-tag
oracle数据库锁
- 介绍Oracle锁表，中包括行级锁，表级锁，行级锁相关知识。
Android 屏幕锁源码
- 为了防止因为非故意触发手机造成的一定的困扰。 二级锁屏界面是在解锁一级界面后(To prevent certain problems caused by unintentional triggering of the phone. The two level lock screen interface is after unlocking the first level interface)