搜索资源列表
PLL4046
- 基于CD4046构成的PLL及应用 CD4046构成的PLL在通信、频率处理、自动控制等技术领域中应用较为广泛，正确理解CD4046对掌握电路基本组成、原理及应用。对处理实际工程问题有很大帮助-based on the PLL constitute CD4046 and CD4046 constitute the application of the PLL communications, frequency processing, automatic control technology
MC145159PLL
- 基于MC145159的PLL频率合成器设计与实现 介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10-7.-MC145159 PLL frequency synthesizer design and realization of PLL frequency synthesizer the basic
Cyclone2_PCB_and_SCH
- 1，原创 cyclone 2开发板，希望能对FPGA电子爱好者有一点设计帮助。 2，本PCB可以与开发者自己的PCB实现扩展。 3，注意接口已经提供5v,-5v，+3.3v,+1.2v输出。 4，带一个LED显示器，多路拨动开关，一个复位健。 5，晶振源兼容5种封装，其中一种是支持9v、5W高精度恒温晶振。 6，fpga内部2个PLL相互连接可以实现0－200MHz内任意频率输出。
111
- 数字鉴相器,数字锁相环频率合成系统FPGA的实现,很有借鉴价值-Digital phase detector, digital PLL frequency synthesizer system FPGA realization of referential value
softwarephaselockedloop
- 在电网电压频率波动或者三相不平衡的情况下,硬件锁相很难准确检测到基波正序的相位。在结合PWM整流器空间矢量解耦控制算法的基础上,将软件锁相环技术应用在PWM整流器控制系统中,并用仿真和实验验证了该方案的可行性。实验结果表明,该方案解决了电网电压频率波动及三相不平衡时的相位同步等问题,并在工程上具有一定参考价值。-Frequency or voltage fluctuations in three-phase unbalanced case, the hardware lock is diffic
LC
- 本系统是以FPGA（EP2C8Q240C8）为控制核心，由压控振荡器、PLL倍频器、高频功率放大器、遥控器及LCD显示模块组成的压控LC振荡器。能实现输出正弦波频率在15MHZ~35MHZ步进可调，其最小步进为5002HZ，频率稳定度为10-5。当输出信号的频率为30MHZ、峰峰值稳定在1V左右时，在+12V单电源工作的情况下，功率放大器能实现在50Ω纯阻性和50Ω+20pf容性负载上输出功率大于20mw。LCD显示模块能实时显示输出信号的峰峰值和频率，精度由于10 。-This system
frequency-synthesis
- 常用锁相环芯片参数，功能，使用环境。频率合成发展的历史及前景-Common PLL chip parameters, function, use of the environment. To frequency synthesis history of the development and prospects
NE564D
- 基于NE564D锁相环频率合成器的设计，毕业设计来的-Based NE564D PLL frequency synthesizer design, graduate design come
PLL_100M
- 实现pll分频功能倍频功能可得到fpga说需要的频率实现多的时钟输入-Multiplier pll divide function to achieve functionality available fpga said I need to achieve multi-frequency clock input