搜索资源列表
FPGA_clock_design
- 无论是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上述四种时钟类型的任意组合。-fpga clock design.
verilog_dpll_
- 该源代码是用FPGA实现数字锁相环的逻辑，有需要的可以借鉴参考一下。-The source code is to use FPGA implementation of digital phase-locked loop logic, those in need can draw reference.
logic
- 夏宇文数字逻辑设计文档，很有帮助，适合初学者，-Xia Yuwen digital logic design documents
mimasuo
- 电子密码锁。主要工作部分是将输入密码与正确密码进行比较，密码正确时红色发光二极管亮，表示开锁成功，密码错误则开锁失败。同时经过显示译码器作用到数码显示器显示密码。随着电子产品向智能化和微型化的不断发展，数字逻辑电路电子芯片已成为电子产品研制和开发首选的控制器。-Electronic locks. The main part is to enter the password with the correct password comparison, the red LED lights when
Verilog
- 夏宇闻数字逻辑设计，非常好的VHDL学习资料，不多说了-Xia Wen digital logic design, VHDL very good learning materials, not much to say
XILINX EGO1用户手册
- EGO1 是依元素科技基于Xilinx Artix-7 FPGA 研发的便携式数模混合基础教学平台。EGO1 配备的FPGA (XC7A35T-1CSG324C)具有大容量高性能等特点，能实现较复杂的数字逻辑设计；在FPGA 内可以构建MicroBlaze 处理器系统， 可进行SoC 设计。该平台拥有丰富的外设，以及灵活的通用扩展接口。适合初学者学习使用，该手册为EGO1用户手册