关于异步多时钟系统设计的很好的文章，获2001年CA最佳论文三等奖

无论是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上述四种时钟类型的任意组合。-fpga clock design.

动态时钟 用Java语言编程设计实现动态时钟的界面显示，认为系统时间为默认时间。-Dynamic clock designed and implemented using Java programming language interface display dynamic clock that the system time is the default time.

AHB 总线规范是 AMBA 总线规范的一部分。AMBA 总线规范是 ARM 公司提出的总 线规范，被大多数 SoC 设计采用，它规定了 AHB（Advanced High-performance Bus）ASB （Advanced System Bus）APB(Advanced Peripheral Bus)。AHB 用于高性能、高时钟频率的 系统结构，典型的应用如 ARM 核与系统内部的高速 RAM，Nand Flash，DMA，Bridge 的 链接。APB 用于连接外部设