搜索资源列表
八路抢答器 全套包论文第二套
- 八路抢答器全套包论文，当其中一路按下，LED显示该路，并发出声音(5秒)。当有一路按下，其他路的按键无效。 三，课程元件 实验采用一个AT89C51，八个参赛者开关，一个重置开关，一个共阳的LCD显示管，一个蜂鸣器，两个30uf电容，一个10K欧姆的电阻 ， 一个振荡源x1
Mitsubishi--answer-
- 三菱PLC设计的六路抢答器，具体IO点都有说明，注解详细。-Mitsubishi PLC design of the specific IO, vies to answer first six point with specifications, comments detailed.
qda
- 三路智力竞赛抢答器，利用VHDL设计抢答器的各个模块，并使用EDA 工具对各模块进行仿真验证。智力竞赛抢答器的设计分为四个模块：鉴别锁存模块；答题计时模块；抢答计分模块以及扫描显示模块。把各个模块整合后，通过电路的输入输出对应关系连接起来。设计成一个有如下功能的抢答器： （1）具有第一抢答信号的鉴别锁存功能。在主持人发出抢答指令后，若有参赛者按抢答器按钮，则该组指示灯亮，数码管显示出抢答者的组别。同时电路处于自锁状态，使其他组的抢答器按钮不起作用。 （2）具有计分功能。在初始状态时，主持
Design_of_FPGA_Responder
- 抢答器在各类竞赛中的必备设备，有单路输入的，也有组输入方式，本设计以FPGA 为基础设计了有三组输入(每组三人)，具有抢答计时控制，能够对各抢答小组成绩进行相应加减操作的通用型抢答器；现行的抢答器中主要有两种：小规模数字逻辑芯片译码器和触发器来做，另外一种用单片机来做；小规模数字逻辑电路比较复杂，用单片机来做随着抢答组数的增加有时候存在I/O 口不足的情况；本设计采用FPGA 来做增强了时序控制的灵活性，同时由于FPGA 的I/O 端口资源丰富，可以在本设计基础上稍加修改可以设计具有多组输入的抢
kcsj
- 前言... ... ... ... ... ... ... ... ... ... ... ... ..2 课题一 8路抢答器电路设计........................................2 课题二 数字电子钟设计.............................................5 课题三 交通信号灯控制逻辑电路设计.............................12 课题四 汽车尾灯控制电路..............
EDA
- 三路抢答器的设计与仿真and simulation.-The three routes race to be the first to answer a question organ design.
qiangdaqi
- verilog hdl实现的三路抢答器，一个复位键，八个数码管，五个LED灯，晶振为12 MHz 采用CPLD 器件为ALTERA 的EPM7064SL-44芯片 -verilog hdl implementation of three-way Responder, a reset button, eight digital control, five LED lights, crystal is 12 MHz ALTERA CPLD device is using the E
qiangdaqilunwen
- verilog hdl实现的三路抢答器，一个复位键，八个数码管，五个LED灯，晶振为12 MHz 采用CPLD 器件为ALTERA 的EPM7064SL-44芯片 -verilog hdl implementation of three-way Responder, a reset button, eight digital control, five LED lights, crystal is 12 MHz ALTERA CPLD device is using the E
qiangdaqi
- 4路抢答器，一共分为三个模块，包含计时，计分，抢答的功能，-4-way Responder, including timing, scoring function
PLC
- 本次设计是利用PLC（Programmable Logic Controller）对PLC控制智力抢答器进行控制。首先，选择这个题目之后，我对本次设计进行了全面的思考。使自己对本次设计有一个大致的总体思路，然后仔细分析PLC控制的三路智力抢答器的工作原理，以及它的一些工作过程，分析后得出它主要需要完成主持人的控制、选手的抢答、计时及计分输出显示功能等。-The design is the use of PLC (Programmable Logic Controller) PLC control
slqdq
- 带有三十秒倒计时的四路抢答器。用multisim仿真的设计图。有一个主持人控制按钮，四个选手抢答按钮，还有一个复位按键-With thirty seconds countdown four Responder. With the the multisim simulation of the design. A host control buttons, four contestants answer button, and a reset button
Mitsubishi--answer-
- 三菱PLC设计的六路抢答器，具体IO点都有说明，注解详细。-Mitsubishi PLC design of the specific IO, vies to answer first six point with specifications, comments detailed.
三路抢答器
- 用单片机实现一个三路抢答器，使用C语言编程(Using a single-chip microcomputer to achieve a three responder)
qiangdaqi
- 简单的使用VHDL语言编写的可在FPGA cycloneIII开发板上实现的三路抢答器(The simple three way answering machine based on VHDL.)