CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 十进制 BCD

搜索资源列表

  1. 十进制转BCD

    0下载:
  2. 十进制转为BCD码的三种算法 详细请看程序,谢谢。-metric BCD to the three algorithms See detailed procedures, thank you.
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:3328
    • 提供者:ye
  1. 二进制小数转换

    0下载:
  2. 二进制小数转为十进制BCD码的汇编程序,结果保留四位并在七段数码管上输出-decimal to binary decimal BCD compilation procedures, and results in four reservations in paragraph 107 digital output tube
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1551
    • 提供者:段琪炜
  1. decimal-to-bcd

    0下载:
  2. 绝对好用的十进制转BCD码C语言源代码,编成转换常用的程序,欢迎下载。-absolutely good for the metric system to BCD C language source code, converted into common procedures, welcomed download.
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:927
    • 提供者:guozhao
  1. BCD

    0下载:
  2. 用单片机实现二进制数转换成十进制数(BCD码)程序-with MCU converted into binary-decimal (BCD) process
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:2821
    • 提供者:李敏
  1. shuma

    0下载:
  2. 7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是2进制的,所以输出表达都是16进制的,为了满足16进制数的译码显示,最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计,输出信号LED7S的7位分别接如图6-1数码管的7个段,高位在左,低位在右。例如当LED7S输出为 \"1101101\" 时,数码管的7个段:g、f、e、d、c、b、a分
  3. 所属分类:编译器/词法分析

    • 发布日期:2008-10-13
    • 文件大小:206096
    • 提供者:张龙
  1. work3CNT4BDECL7S

    0下载:
  2. 7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器,输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1;接有高电平的段发亮
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:83420
    • 提供者:lkiwood
  1. 多字节BCD码转换成十六进制

    1下载:
  2. 多字节十进制整数(压缩BCD码)转换为二进制整数子程序;入口:R0指向多字节十进制整数高位,R1指向结果多字节二进制整数高位,R7=n ;使用A,R0~R7,影响CY
  3. 所属分类:单片机(51,AVR,MSP430等)

  1. Trafficlight

    0下载:
  2. 系统设置一个两位BCD码倒计时计数器(计数脉冲1HZ),用于记录各状态持续时间; 因为各状态持续时间不一致,所以上述计数器应置入不同的预置数; 倒计时计数值输出至二个数码管显示; 程序共设置4个进程: ① 进程P1、P2和P3构成两个带有预置数功能的十进制计数器,其中P1和P3分别为个位和十位计数器,P2产生个位向十位的进位信号; ② P4是状态寄存器,控制状态的转换,并输出6盏交通灯的控制信号。-System to set up a two BCD code c
  3. 所属分类:Other systems

    • 发布日期:2017-03-30
    • 文件大小:1142
    • 提供者:kid
  1. bcd

    0下载:
  2. EDA 十进制计数器、BCD VHDL源代码-EDA decimal counter VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1219
    • 提供者:啊毛
  1. BCD

    0下载:
  2. vhdl写的十进制转BCD的源代码-vhdl decimal to BCD written the source code~~~~~~~~~~~~~~~~~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:124255
    • 提供者:zll
  1. bcd

    0下载:
  2. 十进制转bcd三种算法 单片机设计的可以看看 作为参看使用-Decimal switch bcd three kinds of algorithms designed to take a look at as a microcontroller refer to the use of
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-27
    • 文件大小:3106
    • 提供者:LHT
  1. Seven-Segment-Decoder

    0下载:
  2. 用VHDL语言在FPGA上实现将十进制bcd码转换成七段led显示码-FPGA using VHDL language to achieve will be converted to decimal bcd yards led seven segment display code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:533
    • 提供者:吴金通
  1. 16jinzhizhuanh

    0下载:
  2. 将给定的一个十六进制数,转换成十进制(BCD)码-Given in a hexadecimal number into decimal (BCD) code
  3. 所属分类:assembly language

    • 发布日期:2017-04-05
    • 文件大小:18894
    • 提供者:
  1. chashengboceju

    2下载:
  2. AT89S52单片机控制的超声波测距,主程序首先对系统环境初始化,设置定时器T0工作模式为16位的定时计数器模式,置位总中断允许位EA并给显示端口P0和P2清0。然后调用超声波发生子程序送出一个超声波脉冲,为避免超声波从发射器直接传送到接收器引起的直接波触发,需延迟0.1ms(这也就是测距器会有一个最小可测距离的原因)后,才打开外中断0接收返回的超声波信号。由于采用12MHz的晶振,机器周期为1us,当主程序检测到接收成功的标志位后,将计数器T0中的数(即超声波来回所用的时间)按下式计算即可测得
  3. 所属分类:SCM

    • 发布日期:2015-01-26
    • 文件大小:173647
    • 提供者:刘翔
  1. BCD8

    0下载:
  2. BCD码十进制8位加法器,采用超前进位的方法-8-bit decimal BCD adder yards, using look-ahead approach
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:701
    • 提供者:刘骁明
  1. 2-Decimal-BCD-Decoder

    0下载:
  2. 二-十进制BCD译码器,就是用VDHL编写的将二进制转化为十进制的BCD译码器-2- Decimal BCD Decoder, is to use VDHL written into the binary decimal BCD decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:540
    • 提供者:易云箫
  1. ex5-s3

    0下载:
  2. 基于STC51多字节十进制BCD码减法,已经调试过,汇编语言-STC51-based multi-byte BCD code the decimal subtraction, has been debugged, assembly language
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:5293
    • 提供者:路远
  1. ymq.ppt.tar

    0下载:
  2. 掌握二-十进制(BCD码)异步计数器的工作原理和设计方法; 掌握中规模集成二-五-十进制异步计数器74LS90的功能及其应用;-Master II- Decimal (BCD code) the principle and an asynchronous counter design grasp the scale of integration in two- five- Decimal asynchronous counter 74LS90 features and applicatio
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:286487
    • 提供者:jxm
  1. bcd-alu

    0下载:
  2. 一位十进制bcd加减法运算器,可对两个一位整数进行加减法运算.-Bcd a decimal addition and subtraction operations, which can be both an integer addition and subtraction operations.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:462600
    • 提供者:k.lin
  1. 十六进制BCD十进制转换

    0下载:
  2. 十六进制,BCD码,以及十进制转换,C语言程序(Hexadecimal BCD Decimal Conversion)
  3. 所属分类:其他

    • 发布日期:2018-05-01
    • 文件大小:1024
    • 提供者:羽毛儿
« 12 3 4 5 6 »
搜珍网 www.dssz.com