CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 脉冲产生器

搜索资源列表

  1. muxplusii --vhdl 经典程序

    0下载:
  2. 用VHDL编写的数字时钟,可变宽度脉冲产生器-prepared using VHDL digital clock, Variable width pulse generator, etc.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:8965
    • 提供者:vhdp
  1. maichong

    0下载:
  2. 这是我在ISP编程课上独立编写的一个采用模块化+行为描述方式实现的可控脉冲发生器。程序有四个并行模块:减数器&控制模块(用于设置发生脉冲数量并记数,同时产生控制信号)、脉冲发生模块(用于接受控制信号并产生脉冲输出)、脉冲接收模块(用于接收脉冲输出并记录脉冲个数)、显示模块(将接受模块记录到的脉冲总数显示到数码管上)。此程序是我从画逻辑结构图开始一步步独立开发的,并没有参考或仿照网络上的其他脉冲发生器源码,因此与网络上任何其他可控脉冲发生器的源码决无雷同。-err
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:69468
    • 提供者:daisichong
  1. temperature

    1下载:
  2. 此设计以单片机STC89C51为核心,由声音传感器采集脉搏信号,经过LM324前置放大电路、滤波电路和比较电路后得到与脉搏相关的脉冲信号,将该脉冲信号作为定时/计数器T1中断信号交由单片机进行脉冲周期的计算,T0做定时器。然后得出每分钟的脉搏搏动次数(即心率),并将结果1602LCD上显示心率。在对人体脉搏检测时,具有检错排错的功能。若出现误操作(如不小心移动时产生的噪声)造成检测到的心跳次数不正确的结果,所以在程序中检测时间到达第5秒时,先对其进行计算,若结果超出正常范围则自动返回重新检测,直
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2014-04-21
    • 文件大小:1298
    • 提供者:郑雄
  1. FPGA_Clk

    0下载:
  2. 基于Cyclone EP1C6240C8 FPGA的时钟产生模块。主要用于为FPGA系统其他模块产生时钟信号。采用verilog编写。 使用计时器的方式产生时钟波形。 提供对于FPGA时钟的偶数分频、奇数分频、始终脉冲宽度等功能。-Based on Cyclone EP1C6240C8 FPGA' s clock generator module. Is mainly used for the FPGA system clock signal generated in other
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1465971
    • 提供者:icemoon1987
  1. 8259

    0下载:
  2. 用单脉冲发生器的输出脉冲作为中断源,每按一次按键产生一次中断申请,中断服务程序将在实验箱的显示屏显示一个字符“R”-Single-pulse generator output pulse as interrupt sources, each generated by a disruption of a key application for interrupt service routine to the display box in the experiment shows a charact
  3. 所属分类:assembly language

    • 发布日期:2017-03-29
    • 文件大小:4325
    • 提供者:黄赛杰
  1. 12

    0下载:
  2. 以MAX038 为基础而研制的宽频带函数波形产生器, 它可以产生2~ 2×107Hz 频率范围的正 弦波、三角波、锯齿波和矩形波以及与它们同步的TTL 脉冲信号。-MAX038 basis to the development of broadband waveform generator function, it can produce 2 ~ 2 × 107Hz frequency range of sine wave, triangle wave, sawtooth and recta
  3. 所属分类:Project Design

    • 发布日期:2017-04-16
    • 文件大小:160238
    • 提供者:wenliqiang
  1. WL012

    0下载:
  2. 计数器实验 * * 定时器1工作于16位计数模式,记录外部脉冲的个数; * * 定时器0工作于定时模式,用于进行动态扫描显示 * * * * 此程序可用按键AN4来演示,但是由于按键有抖动现象,所以每按一次* * 有可能产生多次计数脉冲 * *-Timer 1 Counter** Experimental work on 16 count mode, recording the number of external pulse ** Timer 0 in the regu
  3. 所属分类:Other systems

    • 发布日期:2017-03-30
    • 文件大小:25701
    • 提供者:liuchengjun
  1. Arbi_PulseGen_vhd

    0下载:
  2. 利用fpga实现的任意脉冲波形产生器 很有用的vhd代码-FPGA realization of the arbitrary use of pulse generator vhd useful code
  3. 所属分类:software engineering

    • 发布日期:2017-03-29
    • 文件大小:1169
    • 提供者:
  1. Digital_Responder(Digital_Circuit)

    0下载:
  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路,以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。-Answer the number is controlled by the main circuit and the expansion of circuit components. Priority enco
  3. 所属分类:Communication

    • 发布日期:2017-03-29
    • 文件大小:56654
    • 提供者:张堃
  1. SOC

    0下载:
  2. 在电子技术中,频率是最基本的参数之一,又与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段之一。在本次毕业设计中我们选择使用单片机来制作数字频率计,并在实际制作中采用了直接测频法。利用延时产生的时基门控信号来控制闸门,通过在单位时间内计数器记录下的脉冲个数计算出输入信号的频率,最终送入LCD中显示。这样制作出来的频率计不仅可以满足设计题
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:208976
    • 提供者:张林锋
  1. szqdq

    0下载:
  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路,以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。-Answer the number of circuits is controlled by the main circuit and expansion. Priority encoder circuit, l
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-23
    • 文件大小:56611
    • 提供者:彭秀媛
  1. shuziqiangdaqi123

    0下载:
  2. 数字抢答器(数字电路)【课程设计】数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路,以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。-Answer the number of devices (digital circuit) curriculum design】 【Answer is controlled b
  3. 所属分类:software engineering

    • 发布日期:2017-04-05
    • 文件大小:56193
    • 提供者:jdz
  1. zhuansubiao

    2下载:
  2. 利用89C-51单片机作为主控器组成一个转速表。由转动电机提供计数脉冲。设置定时器/计数器T0和T1,内部定时器T0设置为定时方式,且定时时间为50ms,即每50ms定时器T0中断一次,中断20次达到1秒;计数器T1设置为外部脉冲计数工作方式,并将初值置为0FFFFH,转动电机每转一周产生一个脉冲使得计数器加1溢出产生中断,设在1s内测量的脉冲个数为n即为测到的转动电机的转速。-The use of 89C-51 microcontroller as master composed of a t
  3. 所属分类:assembly language

    • 发布日期:2014-04-20
    • 文件大小:45587
    • 提供者:yanyan
  1. Designofdigitalansweringdevice

    0下载:
  2. 设计数字抢答器通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。-Through timing circuit and decipher second signal function while outputs and realizes counting on the displaying that pulse produce circuit, form and expand the circuit. Through connect up , weld , deb
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:57935
    • 提供者:john
  1. svpwm

    1下载:
  2. 矢量算法模型 用于逆变器的空间矢量脉冲产生-vetor matlab
  3. 所属分类:Other systems

    • 发布日期:2014-08-22
    • 文件大小:18432
    • 提供者:yizhe
  1. qdq

    0下载:
  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路,以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。-Digital Responder extended from the main circuit and the circuit. Priority encoder circuit, latch, decoder
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:240950
    • 提供者:廖生
  1. 4luqiangdaqikechsheji

    0下载:
  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路,以上两部分组成主体电路。抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮,编号立即锁存,并数码管上显示选手的编号,同时扬声器给出声音提示;同时封锁输入电路,禁止其它选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。抢答器具有定时抢答的功能,且一次抢答的时间为3秒。当主持人启动“开始”键后,要求定时器立即进行减计时,并用显示器显示通过定时
  3. 所属分类:SCM

    • 发布日期:2017-04-25
    • 文件大小:291645
    • 提供者:卞秀云
  1. pmuxxplusii-vr

    0下载:
  2. 用VHDL开发的数字时时钟,可变宽度脉冲产生器 -VHDL development of digital clock, variable-width pulse generator
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-15
    • 文件大小:9054
    • 提供者:条款
  1. speeter-motor

    0下载:
  2. 本文讲述了细分驱动技术的原理,重点介绍了细分驱动控制系统的设计方法,设计了一套传统细分驱动系统的设计方案,在此基础上,本文进一步介绍了L297、L298两块芯片,采用这两块芯片构成步进电机的驱动电路,应用DAC0832实现D/A转换,采用精简指令集单片机AVR作为脉冲产生器,对步进电机的工作过程进行控制,最终组成电机细分数可选的驱动控制系统。-failed to translate
  3. 所属分类:File Formats

    • 发布日期:2017-11-15
    • 文件大小:928551
    • 提供者:sandaozhu
  1. pulse_exp

    0下载:
  2. 可配占空比、脉冲个数,受输入trigger的脉冲产生器(The pulse generator with input trigger can be matched with the null ratio and the number of pulses)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:1024
    • 提供者:阿士大夫
« 12 3 4 5 6 7 8 »
搜珍网 www.dssz.com