搜索资源列表
VHDL语言100例(普通下载)
- VHDL语言100例 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19
32位超前进位加法器（verilog）
- 淘的32位超前进位加法器（verilog），已验证
adder_32
- 超前进位加法器是通常数字设计所必备的，本程序为32位超前进位加法器-CLA is usually necessary for digital design, the procedure for 32-bit CLA
add32
- 一个32位超前进位加法器 不一样的算法 简单实用-An 32-bit look-ahead adder not the same as the algorithm
adder32_carry_select
- 用Hspice编写的32位超前进位加进位选择快速加法器，经验证速度达0.6ns-An adder32_carry_select nse Hspice.
adder
- 本设计是做了一个32位超前进位加法器，能够快速计算-This design is made of a 32-bit lookahead adder, to quickly calculate
32bitcarrylookaheadadder
- 32位超前进位加法器的源代码和testbench-32 bit carry look ahead adder and its testbench
Verilog_32bit_Adder
- 32位加法器，使用超前进位的方法，在速度和能耗上做了较好的折中-32bit adder
32ADD
- 32位超前进位加法器，verilog hdl代码实现，包含源程序-32 lookahead adder, verilog hdl code, including source code
Verilog_32bit_Adder
- 32位超前进位加法器的改进Verilog实现-Improved Verilog implementation of 32 bit ahead carry adder
32位前缀加法器
- verilog编写的32位前缀加法器，将后缀txt改为v即可使用，速度比一般的行波进位加法器和超前进位加法器更快