CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 4人抢答器

搜索资源列表

  1. first4

    0下载:
  2. 4人抢答器的硬件描述语言设计,可以下载测试与仿真,通过EDA开发系统进行调试-four Responder hardware descr iption language design, test and can be downloaded simulation, EDA through the development of system debugging
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:133985
    • 提供者:sunjiacun
  1. 4qiangdaqi

    0下载:
  2. 本方案是利用8255芯片,用汇编语言编写的4人抢答器代码-this program is to use 8255 chip, using assembly language prepared by the four people Responder code
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:849
    • 提供者:李壕
  1. VHDL学习的好资料--18个VHDL实验源代码

    9下载:
  2. 20个VHDL实验源代码,包括: 1 交通灯控制器 2 格雷码变换器 3 BCD码加法器 4 四位全加器 5 四人抢答器 6 4位并行乘法器 9 步长可变加减计数器 10 可控脉冲发生器 11 正负脉宽数控信源 12 序列检测器 13 4位流水乘法器 14 出租车计费器 15 多功能数字钟 16 多功能数字秒表 17 频率计 18 七人表决器 19 数码锁 20 VGA彩条发生器
  3. 所属分类:VHDL编程

    • 发布日期:2009-04-26
    • 文件大小:16540
    • 提供者:qjhktk
  1. 4answer machine

    0下载:
  2. :4人抢答器的一个程序。。功能比较简单,希望对大家有帮助
  3. 所属分类:源码下载

  1. qiangda

    0下载:
  2. l、设计用于竞赛的四人抢答器,功能如下: (1) 有多路抢答器,台数为四; (2) 具有抢答开始后20秒倒计时,20秒倒计时后无人抢答显示超时,并报警; (3) 能显示超前抢答台号并显示犯规警报; (4) 能显示各路得分,并具有加、减分功能; 2、系统复位后进入抢答状态,当有一路抢答键按下时,该路抢答信号将其余各路抢答封锁,同时铃声响,直至该路按键松开,显示牌显示该路抢答台号。 3、用VHDL语言设计符合上述功能要求的四人抢答器,并用层次设计方法设计该电路 -l, d
  3. 所属分类:software engineering

    • 发布日期:2017-04-01
    • 文件大小:305207
    • 提供者:hugh
  1. qiangda

    0下载:
  2. PROTEUS 仿真 4人抢答器 汇编语言编程 学校课程设计-PROTEUS device simulation Answer 4 Assembly Language Programming
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:41616
    • 提供者:JX
  1. 4answermachine

    0下载:
  2. 4人抢答器的一个程序。。功能比较简单,希望对大家有帮助-Answer a procedural device. . Function is relatively simple, we want to help
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:9057
    • 提供者:刘蕾
  1. qdq

    0下载:
  2. (1)用于竞赛强大的四人抢答器 (2)抢答开始后20秒倒计,倒计结束后无人抢答显示超时 (3)能显示抢答台号 (4)系统复位后进入抢答状态,能显示犯规警报-(1) is used to contest a powerful four Responder (2) to answer in 20 seconds after the start of countdown, countdown display time-out after no one to answer in (3) ca
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:702854
    • 提供者:
  1. snag

    0下载:
  2. 4人抢答器的VHDL源代码.当设计文件加载到目标器件后,按下核心板复位按键,表示开始抢答。然后,同时按下S1-S4,首先按下的键的键值被数码管显示出来,对应的LED灯被点亮。与此同时,其它按键失去抢答作用。-4 Responder of the VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:742
    • 提供者:王唐小菲
  1. qiangdaqi-EDA

    0下载:
  2. 智能抢答器的EDA实现: 1. 四人参赛每人一个按钮,主持人一个,按下就开始; 2. 每人一个发光二极管,抢中者灯亮; 3. 有人抢答时,喇叭响两秒; 4. 抢答时限10秒,从有人抢答开始记时,10秒内不回答问题时喇叭发出两秒声响 -Smart Responder of EDA to achieve: 1. Four entries per person of a button, a moderator, click on Start 2. Each a light-emi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:38938
    • 提供者:xiaoxiao
  1. zhu

    0下载:
  2. 4人抢答器-4 Responder
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-25
    • 文件大小:223538
    • 提供者:wsw
  1. qdq

    0下载:
  2. l、设计用于竞赛的四人抢答器,功能如下: (1) 有多路抢答器,台数为四; (2) 具有抢答开始后20秒倒计时,20秒倒计时后无人抢答显示超时,并报警; (3) 能显示超前抢答台号并显示犯规警报; (4) 能显示各路得分,并具有加、减分功能; 2、系统复位后进入抢答状态,当有一路抢答键按下 [qingdaqi.rar] - 四路抢答器,超时报警,提前抢答报警,计分等 -l, designed for race four Responder, functions as follows:
  3. 所属分类:Other systems

    • 发布日期:2017-03-31
    • 文件大小:1688
    • 提供者:杰克
  1. vhdlcoder

    1下载:
  2. 本文件夹包含了16个VHDL 编程实例,仅供读者编程时学习参考。 一、四位可预置75MHz -BCD码(加/减)计数显示器(ADD-SUB)。 二、指示灯循环显示器(LED-CIRCLE) 三、七人表决器vote7 四、格雷码变换器graytobin 五、1位BCD码加法器bcdadder 六、四位全加器adder4 七、英语字母显示电路 alpher 八、74LS160计数器74ls160 九、可变步长加减计数器 multicount 十、可
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:59211
    • 提供者:李磊
  1. 4ren-qiang-da-qi

    0下载:
  2. 4人抢答器(简单的4人抢答器 5S倒计时抢答 20s回答时间 )-failed to translate
  3. 所属分类:SCM

    • 发布日期:2017-11-25
    • 文件大小:21059
    • 提供者:王月
  1. shiyanqdq

    0下载:
  2. 基于FPGA 实现的4人抢答器模块的基础源程序。-FPGA-based realization of four Responder module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:871130
    • 提供者:彭元杰
  1. 4

    0下载:
  2. 4位抢答器,最先按键的人得到回答问题的机会-4 a buzzer, the first key people get the chance to answer the question
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:895
    • 提供者:吴剑豪
  1. RQDQ-4

    0下载:
  2. 4人抢答器,计时器和抢答器综合,开始抢答时,计时器从20s开始倒计时,如果无人抢答,计时器到0时报警器响3s,有人抢答,数码管会显示第几人抢答。-4 hours of answering device, timer and answer device synthesis, began to answer, the timer 20s countdown, if no one answer, the timer to 0 when the alarm ring 3s, some people a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:3400084
    • 提供者:刘洋
  1. responder

    0下载:
  2. basys2实现抢答器,Verilog描述语言,实现4人抢答器,功能已验证-Basys2 u5B9 u73B0 u62A2 u7B54 u5668 uFF0CVerilog u63CF u8FF0 u8BED u8A09 uFF0C u5B9E u73B04 u4EBA u62A2 u7B54 u5668 uFF0C u529F u80FD u5DF2 u9A8C u8BC1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-16
    • 文件大小:1024
    • 提供者:
  1. 8人抢答器

    2下载:
  2. 基于AT89C51单片机设计制作一个抢答器,具体要求如下: 1、 设计一个智力竞赛抢答器,可同时共8名选手参加比赛,编号为1、2、3、4、5、6、7、8,各用一个按键。 2、 用一个按键作为主持人总开关,用来控制系统的清零和抢答的开始。 3、 抢答器开始后,数码管开始10秒倒计时,若有选手按动抢答按钮,在LED数码管上显示选手的编号,同时灯亮且伴随声音提示;倒计时完成后,选手不能在抢答;有人抢答成功后,要禁止其他选手抢答;最先抢答选手的编号一直保留到主持人将系统清零。(Based on A
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2020-12-15
    • 文件大小:107520
    • 提供者:zaxqscwdv
  1. 抢答器

    1下载:
  2. 四人抢答器的设计 具有主持人复位功能; 两个四人抢答器可直联成八人抢答器; 数字显示选手编号:单机使用时,显示1-4号选手;联机测量时,显示1-8号选手。(Design of four-person answering device Has a moderator reset function; Two four-person responders can be directly connected into an eight-person responder; The number shows
  3. 所属分类:嵌入式/单片机/硬件编程

    • 发布日期:2020-07-02
    • 文件大小:96256
    • 提供者:soader
« 12 »
搜珍网 www.dssz.com