CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - D-sub verilog

搜索资源列表

  1. graph-acceleration-verilog

    0下载:
  2. 2D图形加速,里面有串口模块。可以综合,为本人毕业设计。-2D graphics acceleration, which has the serial port module. Can be integrated, as my graduation project.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1120020
    • 提供者:吴帅
  1. System_Demons

    0下载:
  2. 0.最简单的SystemC程序:hello, world. 1.用SystemC实现D触发器的例子,同时也演示了如何生成VCD波形文件。 2.用SystemC实现同步FIFO的例子。这个FIFO是从同文件夹的fifo.v(verilog代码)翻译过来的。 3.如何在SystemC中实现延时(类似verilog中的#time)的例子。 4.SystemC文档《User Guide》中的例子。注意和文挡中稍有不同的是修改了packet.h文件,重载了=和<<操作符。这其实
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:532875
    • 提供者:sdd
搜珍网 www.dssz.com