CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - DE2 SEG VHDL

搜索资源列表

  1. speed_measure_on_7_segment

    0下载:
  2. Period method of frequency measuring (change constant to speed measure). DE2 Board Quartus project. Input signal on GPIO, result on 7seg, start/stop with key[0].
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:40755
    • 提供者:shaitan
搜珍网 www.dssz.com