CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - Digital Responder

搜索资源列表

  1. Digital_Responder(Digital_Circuit)

    0下载:
  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路,以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。-Answer the number is controlled by the main circuit and the expansion of circuit components. Priority enco
  3. 所属分类:Communication

    • 发布日期:2017-03-29
    • 文件大小:56654
    • 提供者:张堃
  1. qdq

    0下载:
  2. 本代码使用汇编语言实现8位数字抢答器,配合代码备注所描述的硬件外围电路,可实现抢答器相关模块和功能-This code uses assembly language to achieve an 8-bit digital Responder, with the code for the hardware described in Note peripheral circuits can be realized Responder-related modules and functions
  3. 所属分类:assembly language

    • 发布日期:2017-04-03
    • 文件大小:2472
    • 提供者:stephen
  1. 478195623187

    0下载:
  2. 单片机八路数码抢答器设计,编码电路 锁存电路 译码电路 显示电路-Eight-way digital Responder MCU design, coding circuit latch circuit decoding circuit display circuit
  3. 所属分类:SCM

    • 发布日期:2017-04-09
    • 文件大小:1367252
    • 提供者:陈琪
  1. qd

    0下载:
  2. 数字抢答器的VHDL设计代码 数字抢答器的VHDL设计代码-The VHDL design of digital Responder Responder of the VHDL code for design of digital code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1006
    • 提供者:
  1. qdq

    0下载:
  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路,以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。-Digital Responder extended from the main circuit and the circuit. Priority encoder circuit, latch, decoder
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:240950
    • 提供者:廖生
  1. qdq

    0下载:
  2. 基于单片机的8路数码管抢答器的汇编程序,可修改抢答时间。-Microcontroller based 8-way digital Responder assembler, you can modify the answer in time.
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:17893
    • 提供者:隔壁那小胖
  1. VHDL-Responder-Course-Design

    0下载:
  2. 开始键按下后,8个进度指示灯依次点亮,之后开始抢答。4个按键开关代表4个抢答键,由数码管显示最先按下的开关序号,表示此号码抢答成功。若在进度灯全亮之前有任意键被按下,则表示有人犯规!系统结构描述:此系统共包括4个板块,分别是输入板块、计数器板块、数码显示器板块、判断板块,各功能组合一起构成一个完整的抢答器。-Start key is pressed, 8 progress lights were lit, and then answer in the beginning. 4 key switc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:374029
    • 提供者:竹下寺宁
  1. Digital-Responder

    0下载:
  2. 数字抢答器① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的计。 ② 智能电子抢答器可容纳4组参赛者抢答,每组设一个抢答钮。 ③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答,并用EDA实训仪上的八段数码管显示抢答者的序号,同时扬声器发出“嘟嘟”的响声,并维持3秒钟,此时电路自锁,不再接受其他选手的抢答信号。 ④ 设计一个计分电路,每组在开始时设置为100分,抢答后由主持人计分,答对一次加10分,答错一次减10分。 ⑤ 设计一个犯规电路,对提
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:2194525
    • 提供者:wtm_dxyb
  1. test3

    0下载:
  2. 這是8位數字搶答器,希望對大家有些用,不足之處請見諒-This is the 8-bit digital Responder, and I hope some use, please forgive the inadequacies
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:491627
    • 提供者:kuangdashuai
  1. digital-Responder--design

    0下载:
  2. 基于51单片机的的八路数字抢答器的设计,用汇编语言实现。-Based on 51 single-chip digital Responder of eight design, assembly language.
  3. 所属分类:SCM

    • 发布日期:2017-03-26
    • 文件大小:8756
    • 提供者:张刘飘
  1. Eight-way-responder

    0下载:
  2. 本设计是以八路抢答为基本理念。考虑到依需设定限时回答的功能,利用AT89C51单片机及外围接口实现的抢答系统,利用单片机的定时器/计数器定时和记数的原理,将软、硬件有机地结合起来,使得系统能够正确地进行计时,同时使数码管能够正确地显示时间。用开关做键盘输出,扬声器发生提示。同时系统能够实现:在抢答中,只有开始后抢答才有效,如果在开始抢答前抢答为无效;抢答限定时间和回答问题的时间可在1-99s设定;可以显示是哪位选手有效抢答和无效抢答,正确按键后有音乐提示;抢答时间和回答问题时间倒记时显示,满时后
  3. 所属分类:assembly language

    • 发布日期:2017-03-29
    • 文件大小:3019
    • 提供者:许文强
  1. RESPONDER

    0下载:
  2. 上电后蜂鸣器响一声后开始倒计时,抢答后数码管显示抢答结果,倒计时停止。在40秒内若无任何键按下,蜂鸣器长响,结束,LED开始闪烁-The buzzer sounds after power-start countdown digital display Responder Responder results, the countdown stops. If there is no any key within 40 seconds press, long loud buzzer, ending
  3. 所属分类:software engineering

    • 发布日期:2017-11-21
    • 文件大小:4979
    • 提供者:panwei
  1. Eight-responder

    0下载:
  2. 八人抢答器,有倒计时功能,汇编编写,采用两个二位一体数码管显示-Responder of eight people, a countdown function compilation prepared using two two one digital display
  3. 所属分类:SCM

    • 发布日期:2017-11-24
    • 文件大小:846
    • 提供者:yuhua
  1. qiangdaqi

    0下载:
  2. 设计一个可容纳四组参赛的数字式抢答器,每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能,使除第一抢答者外的按钮不起作用;设置一个主持人“复位”按钮,主持人复位后,开始抢答,第一信号鉴别锁存电路得到信号后,用指示灯显示抢答组别,扬声器发出2—3s的音响。 设置犯规电路,对提前抢答和超时答题(例如3min)的组别鸣笛示警,并由组别显示电路显示出犯规组别。 设置一个计分电路,每组开始预置10分,由主持人记分,答对一次加1分,答错一次减1分。-The design can accommodat
  3. 所属分类:Driver develop

    • 发布日期:2017-12-02
    • 文件大小:1734
    • 提供者:韦德
  1. responder

    0下载:
  2. 用数码管显示的按键抢答器程序,经试验可以使用- Using digital tube display button responder program, the test can be used
  3. 所属分类:SCM

    • 发布日期:2017-11-08
    • 文件大小:707
    • 提供者:朱超
  1. qdq

    0下载:
  2. 八位LED点阵显示数字抢答器 PROTEL仿真文件 KEIL仿真文件-Eight LED dot matrix display digital Responder Protel simulation files KEIL simulation files
  3. 所属分类:SCM

    • 发布日期:2017-11-14
    • 文件大小:77891
    • 提供者:张翔
  1. qdq

    0下载:
  2. 设计一个可容纳6组(或4组)参赛的数字式抢答器,每组设一个按钮,供抢答使用。 抢答器具有第一信号鉴别和锁存功能,使除第一抢答者外的按钮不起作用。 设置一个主持人“复位”按钮。 主持人复位后,开始抢答,第一信号鉴别锁存电路得到信号后,有指示灯显示抢答组别,扬声器发出2~3秒的音响。 设置一个计分电路,每组开始预置100分,由主持人记分,答对一次加10分,答错一次减10分 -The design can accommodate a group (or groups) participating
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:1901
    • 提供者:李明
  1. gyy

    0下载:
  2. 数字抢答器 四路数字抢答器 veriloghdl实现-Digital Responder
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-23
    • 文件大小:62630
    • 提供者:高婷
  1. Digital-competition-responder

    0下载:
  2. 数字式竞赛抢答器的VHDL程序及实验报告,本抢答器是最多可容纳5位参赛者的数字式抢答器,在QUARTUS II平台中进行了仿真-VHDL procedures and lab reports Digital contest Responder, the Responder is for up to five contestants digital Responder, a simulation platform in QUARTUS II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:115594
    • 提供者:zhangling
  1. Octal-Digital-Responder

    0下载:
  2. 本程序完成了一个具有八位的数字式抢答器的功能,全程序由C语言以及汇编语言编写而成,程序浅显易懂。-The program has completed a digital eight Responder features full program written in C language and assembly language made the program easy to understand.
  3. 所属分类:SCM

    • 发布日期:2017-04-05
    • 文件大小:13326
    • 提供者:oo
« 12 3 4 5 6 »
搜珍网 www.dssz.com