搜索资源列表
mem_ctrl_latest.tar
- 存储器控制FPGA程序，包括ram，fifo，sdram，flash等。-FPGA memory control processes, including ram, fifo, sdram, flash and so on.
Si443289s521602
- Si4432 89C52 1602显示屏 的程序 使用FIFO模式GPIO 0 1 控制收发-Si4432 89C52 1602
video_process_base_on_DSPandFPGA
- 基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型 化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管
fifo_test
- FIFO读写verilog程序，经本人验证，能够顺利运行。实现FPGA对fifo的控制。-the example of writing and reading the fifo ram of the fpag,i have already tested it.
yuyincaiji
- 语音采集与回放系统源代码：1.为了使读音数据存储的时间更长，速度更快，选用了256K*16Bit的SRAM；2.为了减少单片机的控制复杂度，使用了FPGA来控制SRAM的读写操作，节约了不少单片机的I/O资源；3.为了以后的高速数据存储，本设计中加入了fifo,其位宽及深度可在程序中自由设置，方便灵活。-Speech acquisition and playback system source code: 1. In order to make pronunciation longer data
SC28L198
- SC28L198是一个带有8个全双工异步通道UART的芯片，每个UART通道的接收器和发送器都拥有16字节深度的FIFO。芯片的每个UART通道除了基本的异步通信功能外，还可实现软件流控制（in-band flow control）、硬件流控制（out-of-band flow control）、以及多点模式（唤醒模式或RS-485模式）等，同时每个UART都有4个外扩的I/O引脚，每个外扩I/O引脚都为功能复用。 本资料包含完整测试程序，应用文档，电路原理图及PPT演示文档等。-SC28L
FIFO
- CYPRESS的USB控制芯片cy68013程序固件-cy68013 program firmware
memtest
- 在数字系统中，一般存在多个芯片，利用不同的特点用于实现不同的功能，一般都包含CPU,FPGA,AD,DA,memory，ASSP（专用标准模块）,ASIC等。CPU用于进行智能控制，FPGA进行硬件算法处理和多设备接口，AD进行模数转换，DA进行数模转换，memory存储临时数据。因此，FPGA如何与其他芯片进行通讯是重要的设计内容。数据输入，数据输出，双向通讯，指令传递，地址管理，不同时钟的异步通讯问题等等都需要处理。最基本的MEMORY如SRAM(128KX8bbit静态存储器628128)
024-DAC902
- verilog控制dac902的程序，先从fifo读取数据-the verilog control the dac902 procedures start fifo read data
022-FIFO_PRO
- verilog写的控制quartus自带fifo ip核的程序-verilog to write the control quartus own fifo ip nuclear program
USB_Control_Firmware
- C++语言编写的针对CY7C68013A芯片的固件程序。包括了对USB Slave FIFO的配置和内部传输管道以及FIFO大小的必要控制。该程序在硬件上通过测试，在没有其他USB设备干扰的应用下，可以确保450Mbps通讯效率。-Firmware control for USB Slave FIFO in CY7C68013A. It define the necessary configuration on transaction segment and pipe as well as FI
design-process-scheduling-algorithm
- 进程调度算法的设计 设计要求： ①设计进程控制块PCB表结构，分别适用于优先数调度算法和循环轮转调度算法。 ②建立进程就绪队列。对两种不同算法编制入链子程序。 ③编制两种进程调度算法：1）优先数调度；2）循环轮转调度 设计技术参数参考: ①本程序用两种算法对五个进程进行调度，每个进程可有三个状态，并假设初始状态为就绪状态。 ②为了便于处理，程序中的某进程运行时间以时间片为单位计算。各进程的优先数或轮转时间数以及进程需运行的时间
yemian
- 根据模拟的页式管理设计，掌握在页式存储管理中最基本的三种页面调度算法FIFO、LRU以及OPT。但在三种算法中均要求在调度程序中产生的页面序列是随机产生的，而不是人为的输入，在执行时只需改变页面的大小及内存容量就可以得到不同的页面序列，另外还需要说明随机的性能和其性能可能对算法的影响，并对随机性要有一定的参数控制能力。此外，计算并输出FIFO、LRU以及OPT算法在不同内存容量下的命中率。-According to the simulation page management design, m
EZ_USB_LOOPBACK
- 本程序：EZ-USB在slave fifo模式下，利用FPGA控制EZ-USB的数据读写-This program: EZ-USB in slave fifo mode, use the EZ-USB FPGA control data read and write
Compass-MSP430
- 基于MSP430的电子罗盘，控制步进电机带动指针指向正北，并将电子罗盘数据及单片机平台的航向通过蓝牙串口发送至PC端程序上显示。实现了MSP430包括HM3883l电子罗盘、步进电机、带软件FIFO的串口模块的驱动。-Electronic compass based on MSP430, control the stepping motor drives the pointer points to the north, and the electronic compass data and si
uart_server
- 24路串口转1路串口服务程序, 包括FIFO模块，串口接收，发送模块，定时器模块，检测控制模块等。采用Verilog编写-24 way serial ports to 1 serial port, including FIFO module,RX module,TX module, timer module, detection and control module, etc.. Verilog preparation