搜索资源列表
Sintab_Altera
- 在利用Verilog在FPGA平台上输出正弦波，实现芯片为Cyclone II 484C8，有管脚分配
k21test
- 只需要FPGA两个通用管脚，就可以实现FPGA与PC机进行以太网通信！！如果你有ALTERA_DE1的开发板，可以直接下再看效果，用其他板子就要重新分配一下管脚，推荐使用电流输出。
sopc_led_bf
- 基于FPGA 乘法器实验 内全部管脚分配都已弄好 -multiprocessor based on FPGA
Auto_PIN
- FPGA 管脚半自动分配,用VBA脚本在excel中实现的-fpga pin automatically
segments_display_ep2c20f484c7n
- 实现4位数码管秒表显示，有使能，复位的功能，并在altera fpga ep2c20f484c7n上实现，文档里含有，原理图，引脚分配图，代码，及相应的说明，适合入门的朋友。-Achieve four digital stopwatch display, there is enabled, reset functions, and altera fpga ep2c20f484c7n to achieve, the document contains, schematics, Pin Assign
vga_pingpong
- 利用FPGA控制VGA输出在CRT显示器上实现乒乓球游戏，工程在\project文件夹里面 源文件和管脚分配在\rtl文件夹里面 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。在xilinx xc3s400调试通过-The FPGA to control the VGA output table tennis game on a CRT monitor, the project \ project file folder source
UCF_FILES
- FPGA管脚分配资料，spanten3E！-FPGA！！！！！！！！！！！！！！
FPGA-pin-assign
- FPGA管脚分配需要考虑的因素 FPGA管脚分配需要考虑的因素.rar-FPGA pin assignment need to consider factors FPGA pin allocation factors to be considered. Rar
7_DynDigTub
- FPGA，VHDL语言动态显示一位数码管，使用所有FPGA芯片，课重新分配引脚-FPGA, VHDL language dynamically display a digital tube, all FPGA chip, the lesson reallocate pin! !
check_display
- 基于FPGA的直流电机测控仪，用的是quartus，完整的项目，如果用的同一块板子，cyclone iii EP3C80F380C8,管脚都分配好了。-FPGA-based DC motor Monitor, is Quartus complete project If you are using the same board, Cyclone III EP3C80F380C8 pins are allocated.
FPGA-pin-assignment
- FPGA管脚分配需要考虑的因素，经验之谈，有很强实用价值-it is about The FPGA pin assignment
FPGA-System-Planner-hand-book
- FSP 工具是 cadence 公司为了 FPGA/PCB 协同设计而推出的一个解决方案工具包。它的主 要工作是由软件来自动生成、优化 FPGA 芯片的管脚分配，提高 FPGA/PCB 设计的工作效率和连 通性。FSP 完成两顷重要工作：一、可以自动生成 FPGA 芯片的原理图符号（symbol）；二、自 动生成、优化和更改 FPGA 器件相关部分的原理图。一个复杂的 FPGA/PCB 的设计，能节约原理 图设计工作 50 -90 的时间，并能节约大量 PCB 设计阶段 FPGA
press_counter
- 基于verilog 的按键计数程序，约束文件对应的是BASYS2 的 FPGA开发板，注意数码管对应的管脚分配-Press count program based on Verilog
LED
- 流水灯的简单实现，基于FPGA的实现，包含管脚分配文件等(realize the function of waterfall light based on FPGA.)
FPGA管脚分配需要考虑的因素
- FPGA管脚分配需要考虑的因素，FPGA设计可用(FPGA Pin Planner which need to be considered in FPGA design)
lab5
- 串口控制器，基于vivado软件下开发，包含代码及管脚分配文件(Serial port controller)