CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - Hsync Vsync

搜索资源列表

  1. VGA

    0下载:
  2. 电源:稳压的+5V电源,电流小于300mA。 视频输入:RGB+HSYNC+VSYNC信号,取自VGA卡,刷新率与NTSC标准兼容。 视频输出:混合视频和S-视频(Y/C)。 支持的视频标准:PAL B、G、H和NTSCM。 电路要求VGA卡能发送与PAL或NTSC标准视频时序兼容的RGB格式视频信号。
  3. 所属分类:文件操作

    • 发布日期:2008-10-13
    • 文件大小:32579
    • 提供者:modayong
  1. vga_timing_gen

    0下载:
  2. verilog文件 实现VGA时序驱动,产生vsync和hsync信号。附有自检测程序。-Verilog file to achieve VGA timing-driven, resulting in VSYNC and HSYNC signals. With self-testing procedures.
  3. 所属分类:Graph program

    • 发布日期:2017-03-26
    • 文件大小:3748
    • 提供者:summer
  1. vga

    1下载:
  2. 从fpga到vga输出的verilog程序,信号包括了RGB,VSYNC,HSYNC信号!-the program in verilog from fpga to vga ,which includes the signal of red\green\blue and vsync\hsync.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1548
    • 提供者:zyc
  1. VGA

    0下载:
  2. 实现vga的实现odule VGA( clock, switch, disp_RGB, hsync, vsync ) input clock //系统输入时钟 50MHz input [1:0]switch output [2:0]disp_RGB //VGA数据输出 output hsync //VGA行同步信号 output vsync //VGA场同步信号 reg [9:0] hcount //VGA行扫描计数器 re
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:44734
    • 提供者:李阳
  1. vga_timing_gen

    0下载:
  2. verilog文件 实现VGA时序驱动,产生vsync和hsync信号。附有自检测程序。-Verilog file to achieve VGA timing-driven, resulting in VSYNC and HSYNC signals. With self-testing procedures.
  3. 所属分类:Graph program

    • 发布日期:2017-04-14
    • 文件大小:3748
    • 提供者:asacoup
  1. vb_setmode

    0下载:
  2. Descr iption : Modify CRT1 Hsync Vsync to fix LCD mode timing.
  3. 所属分类:Linux-Unix program

    • 发布日期:2017-04-27
    • 文件大小:24669
    • 提供者:riqairv
  1. lv_to_vhs

    0下载:
  2. Image processing - LV to HSYNC and VSYNC
  3. 所属分类:Project Design

    • 发布日期:2017-04-12
    • 文件大小:728
    • 提供者:Miracle
搜珍网 www.dssz.com