搜索资源列表
coreFFT_AR_3_0
- FFT算法VHDL生成器（Actel公司提供)
stepper_motor_control_design_example
- 步进电机 VHDL 控制，整步 半步 细分 actel FPGA使用
cortexm1 VHDL 源码
- 基于ACTEL公司最新的FPGA 开发板 fusion系列的 处理器CORTEXM1的顶层文件
actel FPGA JTAG电路 周立功开发
- actel FPGA JTAG电路 周立功开发 ,actel JTAG
formatter
- Actel 基本VHDl模块源代码，包括BCD、LCD、PLL等-Actel basic VHDL source code modules, including BCD, LCD, PLL, etc.
BCD_digit
- 基于Actel的VHDL编程，实现BCD功能源代码-Based on Actel
Decoder_FPGA
- 这是Actel 的FPGA的译码器的VHDL源代码。-This is the Actel' s FPGA-Decoder VHDL source code.
DP_RAM_lab
- 用SmartGen 生成一个2k*8 Dual Port RAM，并通过串口发送数据初始化RAM。然后通过串口返回到上位机的串口调试程序显示。-SmartGen generated using a 2k* 8 Dual Port RAM, and sending data through the serial port to initialize RAM. And back through the serial port to the PC serial port debugger displ
A3P030FPGAl602LCD
- 利用actel公司的proasic3系列FPGA A3P030,VHDL编程,实现对LCD模块1602C的显示控制.已经调试通过.已经形成模版,可以进一步使用开发.-Actel companies use proasic3 series FPGA A3P030, VHDL programming, implementation of the LCD display control module 1602C.Has debugging. Has become the template, you c
RTC_Test_Top
- 用Actel公司的Fusion系列FPGA开发的RTC实验程序-With Actel' s Fusion Series FPGA development of experimental procedures RTC
sun1602
- 能驱动LCD1602的VHDL程序，芯片是ACTEL的Fusion系列-Vhdl LCD1602 for ACTEL
TemperatureMonitor_lab
- 实现温度的实时的检测，使用Verilog语言，适用于actel公司的FPGA-To achieve real-time temperature detection, the use of Verilog language, the company' s FPGA for actel
hdl
- ACTEL FPGA 1602显示，verilog描述-ACTEL FPGA 1602 show, verilog descr iption
AES_test
- verilog AES解密 ACTEL FPGA-verilog AES ACTEL FPGA
actel_FPGA_example_source
- actel中的FIFO的使用的示例代码，对于使用actel环境的初学者有一定的帮助。-actel the use of FIFO in the sample code for beginners to use actel environment will certainly help.
Vsteepper_motH
- 步进电机 VHDL 控制，整步 半半步 细分 actel FPGA使用 -VHDL control of stepper motor, whole step, half half step segments actel FPGA use
FSK
- 推荐一个FSK解调工程，用Actel FPGA 实现的比较通用，VHDL 源代码。-Recommended Actel FPGA implementation FSK demodulator engineering, more generic, VHDL realization.
CORDIC-example-code
- CORDIC Actel example VHDL code
Actel_DirectCore_CORESPI_4.2.116
- Actel DirectCore CORESPI 4.2.116 Verilog and VHDL RTL source files for SPI controller on APB
Ping-Pong-Game-in-Actel-VHDL
- Ping-Pong Game in Actel VHDL