CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 搜索资源 - active VHDL 1

搜索资源列表

  1. 8b_10b

    3下载：
  2. vhdl编写，8b—10b 编解码器设计 Encoder: 8b/10b Encoder (file: 8b10b_enc.vhd) Synchronous clocked inputs (latched on each clock rising edge) 8-bit parallel unencoded data input KI input selects data or control encoding Asynchronous act

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：73116
    • 提供者：聂样

  1. program

    0下载：
  2. 设计实现4bit FIFO, 数据深度为8， 产生满， 空状态标志-The diagram of FIFO is shown in figure 1. The FIFO consists of two component: FIFO control logic and RAM. The control logic generates the address (ADD) and write enable (WE) to the RAM so that the fi

  3. 所属分类：OS Develop

    • 发布日期：2017-03-28
    • 文件大小：3079
    • 提供者：shao

  1. 138

    0下载：
  2. 用vhdl 语言实现138译码器，用vhdl 语言实现138译码器，-vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-29
    • 文件大小：91778
    • 提供者：洪烨
搜珍网 www.dssz.com