CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - altera uart code

搜索资源列表

  1. miniUART

    0下载:
  2. 自适应波特率的通用异步串行接口电路(UART)的VHDL源码,在ALTERA上运行成功-Adaptive baud rate of the universal asynchronous serial interface circuit (UART) the VHDL source code, to run successfully in ALTERA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:9425
    • 提供者:甘甜
  1. 15Altera_IP

    1下载:
  2. 里面包含15个altera的IP核的源代码,包括I2C,UART,VGA_SYN-Which contains 15 nuclear altera the IP source code, including I2C, UART, VGA_SYN
  3. 所属分类:software engineering

    • 发布日期:2017-04-29
    • 文件大小:49664
    • 提供者:hhl
  1. URAT_VHDL_CODE

    0下载:
  2. altera公司的fpga源代码,用VHDL编写的uart程序。-altera' s fpga source code, uart program written using VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:32303
    • 提供者:张东
  1. SOPC_UART

    0下载:
  2. altera公司的ep1c240c8n,串口调试程序vhdl\nios ii8.0代码等-altera company ep1c240c8n, serial debugger vhdl \ nios ii8.0 code. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3193923
    • 提供者:张东
  1. fifoed_avalon_uart9.1_applicaton

    0下载:
  2. 用于Altera Avalon总线的、具有FIFO缓冲的Uart数据串口IP核以及应用于Nios2的、真正可运行的、容易移植的C代码。-Fifoed avalon uart IP core and C code for the IP core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:205607
    • 提供者:xmar
  1. uart

    0下载:
  2. Code VHDL/Verilog for UART FPGA: Xilinx, Altera-Code VHDL/Verilog for UART FPGA: Xilinx, Altera...
  3. 所属分类:Com Port

    • 发布日期:2017-11-09
    • 文件大小:11526
    • 提供者:NgocAnh
  1. test_uart

    0下载:
  2. 原创的altera de2-70 FPGA板功能测试实验,用于UART的读写。包含完整源代码,仿真文件,可直接下载到板子上的SOF文件,适合初学者研习。-Original altera de2-70 FPGA board function test, used for UART read and write. Contains the complete source code, the simulation files, can be directly downloaded to the boa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:451892
    • 提供者:YUKAI ZHANG
  1. 9600bps.UART

    0下载:
  2. 该源码,可以实现串口收发,在Altera硬件平台上验证可用。-The source code, you can achieve the serial transceiver, the Altera hardware platform to verify available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:121282
    • 提供者:王绍伟
  1. verilog_uart

    0下载:
  2. verilog编写的uart源代码,altera官方代码,已验证-verilog prepared uart source code, altera official code, verified
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:4229
    • 提供者:adfadf
搜珍网 www.dssz.com